1. 存儲器和總線架構(gòu)

1.1 系統(tǒng)架構(gòu)

I總線：

此總線用于將 Cortex?-M4F 內(nèi)核的指令總線連接到總線矩陣。內(nèi)核通過此總線獲取指令。

此總線訪問的對象是包含代碼的存儲器（內(nèi)部 Flash/SRAM 或通過 FSMC 的外部存儲器）。

D總線：

此總線用于將 Cortex?-M4F 數(shù)據(jù)總線和 64 KB CCM 數(shù)據(jù) RAM 連接到總線矩陣。內(nèi)核通過此總線進行立即數(shù)加載和調(diào)試訪問。此總線訪問的對象是包含代碼或數(shù)據(jù)的存儲器（內(nèi)部Flash 或通過 FSMC 的外部存儲器）

注意：

CCM(Core Coupled Memory)是給F4內(nèi)核專用的全速64KB RAM, 它們沒有經(jīng)過總線矩陣, F4內(nèi)核與之直接相連, 地址空間在0x1000_0000 ~ 0x1000_FFFF?？梢杂米鞫褩Ｒ约?a target="_blank">高速運算的數(shù)據(jù)緩存。

參考應用：CCM中移植FreeRTOS

s:總線：

此總線用于將 Cortex?-M4F 內(nèi)核的系統(tǒng)總線連接到總線矩陣。此總線用于訪問位于外設或 SRAM 中的數(shù)據(jù)。也可通過此總線獲取指令（效率低于 ICode）。此總線訪問的對象是112 KB、 64 KB 和 16 KB 的內(nèi)部 SRAM、包括 APB 外設在內(nèi)的 AHB1 外設、 AHB2 外設以及通過 FSMC 的外部存儲器

S3，S4：DMA存儲器總線

此總線用于將 DMA 存儲器總線主接口連接到總線矩陣。 DMA 通過此總線來執(zhí)行存儲器數(shù)據(jù)的傳入和傳出。此總線訪問的對象是數(shù)據(jù)存儲器：內(nèi)部 SRAM（ 112 KB、 64 KB、 16 KB）以及通過 FSMC 的外部存儲器。

S5:DMA外設總線：

此總線用于將 DMA 外設主總線接口連接到總線矩陣。 DMA 通過此總線訪問 AHB 外設或執(zhí)行存儲器間的數(shù)據(jù)傳輸。此總線訪問的對象是 AHB 和 APB 外設以及數(shù)據(jù)存儲器：內(nèi)部SRAM 以及通過 FSMC 的外部存儲器。

S6：以太網(wǎng) DMA 總線

此總線用于將以太網(wǎng) DMA 主接口連接到總線矩陣。以太網(wǎng) DMA 通過此總線向存儲器存取數(shù)據(jù)。此總線訪問的對象是數(shù)據(jù)存儲器：內(nèi)部 SRAM（ 112 KB、 64 KB 和 16 KB）以及通過FSMC 的外部存儲器。

S7： USB OTG HS DMA 總線

此總線用于將 USB OTG HS DMA 主接口連接到總線矩陣。 USB OTG DMA 通過此總線向存儲器加載/存儲數(shù)據(jù)。此總線訪問的對象是數(shù)據(jù)存儲器：內(nèi)部 SRAM（112 KB、 64 KB 和 16 KB）以及通過 FSMC 的外部存儲器。

AHB、APB總線圖：

結(jié)合以上兩張圖可見:GPIO由AHB1控制，DMA1可以訪問TIM2、3、4、5、12、13；DMA2訪問GPIO(因為在AHB1總線上)

1.2.存儲器映射

存儲器本身不具有地址信息，它的地址是由芯片廠商或用戶分配，給存儲器分配地址的過程就稱為存儲器映射，具體見圖 5-5。 如果給存儲器再分配一個地址就叫存儲器重映射

模塊0：FLASH、CCM等

模塊1：SRAM1、SRAM2、SRAM3(根據(jù)圖1，以太網(wǎng)和AHB總線能訪問SRAM1/2/3,并且支持并發(fā)訪問，即CPU讀寫SRAM1時，以太網(wǎng)可讀寫SRAM2)

外設地址APB1、APB2、AHB1可以詳細查找 stm32F4xx中文參考手冊

1.3、自舉配置

嵌入式自舉程序模式用于通過以下串行接口重新編程 Flash：
● USART1(PA9/PA10)
● USART3（ PB10/11 和 PC10/11）
● CAN2(PB5/13)
● USB OTG FS(PA11/12) 從設備模式（ DFU：器件固件升級）。

本文轉(zhuǎn)自：CSDN 博主 Musing_jk
遵循 CC 4.0 BY-SA 版權(quán)協(xié)議，轉(zhuǎn)載請附上原文出處鏈接和本聲明。
原文鏈接：https://blog.csdn.net/weixin_37058227/article/details/80881169

審核編輯：何安