一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何實現(xiàn)PCB高的布通率以及縮短設(shè)計時間

電子設(shè)計 ? 來源:電子設(shè)計 ? 作者:電子設(shè)計 ? 2022-02-10 14:35 ? 次閱讀

盡管現(xiàn)在的EDA工具很強大,但隨著PCB尺寸要求越來越小,器件密度越來越高,PCB設(shè)計的難度并不小。如何實現(xiàn)PCB高的布通率以及縮短設(shè)計時間呢?本文介紹PCB規(guī)劃、布局和布線的設(shè)計技巧和要點。

1、確定PCB的層數(shù)

電路板尺寸和布線層數(shù)需要在設(shè)計初期確定。如果設(shè)計要求使用高密度球柵數(shù)組(BGA)組件,就必須考慮這些器件布線所需要的最少布線層數(shù)。布線層的數(shù)量以及層疊(stack-up)方式會直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度,實現(xiàn)期望的設(shè)計效果。

多年來,人們總是認為電路板層數(shù)越少成本就越低,但是影響電路板的制造成本還有許多其它因素。近幾年來,多層板之間的成本差別已經(jīng)大大減小。在開始設(shè)計時最好采用較多的電路層并使敷銅均勻分布,以避免在設(shè)計臨近結(jié)束時才發(fā)現(xiàn)有少量信號不符合已定義的規(guī)則以及空間要求,從而被迫添加新層。在設(shè)計之前認真的規(guī)劃將減少布線中很多的麻煩。

2、設(shè)計規(guī)則和限制

自動布線工具本身并不知道應(yīng)該做些什幺。為完成布線任務(wù),布線工具需要在正確的規(guī)則和限制條件下工作。不同的信號線有不同的布線要求,要對所有特殊要求的信號線進行分類,不同的設(shè)計分類也不一樣。每個信號類都應(yīng)該有優(yōu)先級,優(yōu)先級越高,規(guī)則也越嚴格。規(guī)則涉及印制線寬度、過孔的最大數(shù)量、平行度、信號線之間的相互影響以及層的限制,這些規(guī)則對布線工具的性能有很大影響。認真考慮設(shè)計要求是成功布線的重要一步。

3、組件的布局

為最優(yōu)化裝配過程,可制造性設(shè)計DFM)規(guī)則會對組件布局產(chǎn)生限制。如果裝配部門允許組件移動,可以對電路適當優(yōu)化,更便于自動布線。所定義的規(guī)則和約束條件會影響布局設(shè)計。

在布局時需考慮布線路徑(routingchannel)和過孔區(qū)域。這些路徑和區(qū)域?qū)υO(shè)計人員而言是顯而易見的,但自動布線工具一次只會考慮一個信號,通過設(shè)置布線約束條件以及設(shè)定可布信號線的層,可以使布線工具能像設(shè)計師所設(shè)想的那樣完成布線。

4、扇出設(shè)計

在扇出設(shè)計階段,要使自動布線工具能對組件引腳進行連接,表面貼裝器件的每一個引腳至少應(yīng)有一個過孔,以便在需要更多的連接時,電路板能夠進行內(nèi)層連接、在線測試(ICT)和電路再處理。

為了使自動布線工具效率最高,一定要盡可能使用最大的過孔尺寸和印制線,間隔設(shè)置為50mil較為理想。要采用使布線路徑數(shù)最大的過孔類型。進行扇出設(shè)計時,要考慮到電路在線測試問題。測試夾具可能很昂貴,而且通常是在即將投入全面生產(chǎn)時才會訂購,如果這時候才考慮添加節(jié)點以實現(xiàn)100%可測試性就太晚了。

經(jīng)過慎重考慮和預(yù)測,電路在線測試的設(shè)計可在設(shè)計初期進行,在生產(chǎn)過程后期實現(xiàn),根據(jù)布線路徑和電路在線測試來確定過孔扇出類型,電源和接地也會影響到布線和扇出設(shè)計。為降低濾波電容器連接線產(chǎn)生的感抗,過孔應(yīng)盡可能靠近表面貼裝器件的引腳,必要時可采用手動布線,這可能會對原來設(shè)想的布線路徑產(chǎn)生影響,甚至可能會導(dǎo)致你重新考慮使用哪種過孔,因此必須考慮過孔和引腳感抗間的關(guān)系并設(shè)定過孔規(guī)格的優(yōu)先級。

5、手動布線以及關(guān)鍵信號的處理

盡管本文主要論述自動布線問題,但手動布線在現(xiàn)在和將來都是印刷電路板設(shè)計的一個重要過程。采用手動布線有助于自動布線工具完成布線工作。如圖2a和圖2b所示,通過對挑選出的網(wǎng)絡(luò)(net)進行手動布線并加以固定,可以形成自動布線時可依據(jù)的路徑。

無論關(guān)鍵信號的數(shù)量有多少,首先對這些信號進行布線,手動布線或結(jié)合自動布線工具均可。關(guān)鍵信號通常必須通過精心的電路設(shè)計才能達到期望的性能。布線完成后,再由有關(guān)的工程人員來對這些信號布線進行檢查,這個過程相對容易得多。檢查通過后,將這些線固定,然后開始對其余信號進行自動布線。

6、自動布線

對關(guān)鍵信號的布線需要考慮在布線時控制一些電參數(shù),比如減小分布電感和EMC等,對于其它信號的布線也類似。所有的EDA廠商都會提供一種方法來控制這些參數(shù)。在了解自動布線工具有哪些輸入?yún)?shù)以及輸入?yún)?shù)對布線的影響后,自動布線的質(zhì)量在一定程度上可以得到保證。

應(yīng)該采用通用規(guī)則來對信號進行自動布線。通過設(shè)置限制條件和禁止布線區(qū)來限定給定信號所使用的層以及所用到的過孔數(shù)量,布線工具就能按照工程師的設(shè)計思想來自動布線。如果對自動布線工具所用的層和所布過孔的數(shù)量不加限制,自動布線時將會使用到每一層,而且將會產(chǎn)生很多過孔。

在設(shè)置好約束條件和應(yīng)用所創(chuàng)建的規(guī)則后,自動布線將會達到與預(yù)期相近的結(jié)果,當然可能還需要進行一些整理工作,同時還需要確保其它信號和網(wǎng)絡(luò)布線的空間。在一部分設(shè)計完成以后,將其固定下來,以防止受到后邊布線過程的影響。

采用相同的步驟對其余信號進行布線。布線次數(shù)取決于電路的復(fù)雜性和你所定義的通用規(guī)則的多少。每完成一類信號后,其余網(wǎng)絡(luò)布線的約束條件就會減少。但隨之而來的是很多信號布線需要手動干預(yù)。現(xiàn)在的自動布線工具功能非常強大,通常可完成100%的布線。但是當自動布線工具未完成全部信號布線時,就需對余下的信號進行手動布線。

7、自動布線的設(shè)計要點包括:

1)略微改變設(shè)置,試用多種路徑布線;

2)保持基本規(guī)則不變,試用不同的布線層、不同的印制線和間隔寬度以及不同線寬、不同類型的過孔如盲孔、埋孔等,觀察這些因素對設(shè)計結(jié)果有何影響;

3)讓布線工具對那些默認的網(wǎng)絡(luò)根據(jù)需要進行處理;

4)信號越不重要,自動布線工具對其布線的自由度就越大。

8、布線的整理

如果你所使用的EDA工具軟件能夠列出信號的布線長度,檢查這些數(shù)據(jù),你可能會發(fā)現(xiàn)一些約束條件很少的信號布線的長度很長。這個問題比較容易處理,通過手動編輯可以縮短信號布線長度和減少過孔數(shù)量。在整理過程中,你需要判斷出哪些布線合理,哪些布線不合理。同手動布線設(shè)計一樣,自動布線設(shè)計也能在檢查過程中進行整理和編輯。

9、電路板的外觀

以前的設(shè)計常常注意電路板的視覺效果,現(xiàn)在不一樣了。自動設(shè)計的電路板不比手動設(shè)計的美觀,但在電子特性上能滿足規(guī)定的要求,而且設(shè)計的完整性能得到保證。

審核編輯:何安

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4342

    文章

    23345

    瀏覽量

    405406
  • 自動布線
    +關(guān)注

    關(guān)注

    1

    文章

    30

    瀏覽量

    11748
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    開關(guān)電源PCB板技術(shù)

    涉及到開關(guān)電源的PCB設(shè)計規(guī)范和開關(guān)電源PCB板技術(shù)。 還有電腦電源PCB設(shè)計、抄板經(jīng)驗。 摘要:開關(guān)電源PCB排版是開發(fā)電源產(chǎn)品中的一
    發(fā)表于 05-07 17:08

    PCB】四層電路板的PCB設(shè)計

    事先安排到指定(合適)的位置上。放置好之 后,可以設(shè)置元器什的屬性,將LOCK項選中,這樣就可以避免以后的操作誤將其移動;而對于其他元器件的位置安排,必須同時兼顧布線的和電氣性能的 最優(yōu)化,以及
    發(fā)表于 03-12 13:31

    請問DLP4500的使能時間如何縮短?

    我這邊需要投射一組21張圖配合相機采集后生成點云,然后想要實現(xiàn)實時性效果,但是每次投射一組序列前都需要使能一遍,耗時大概四百多毫秒,這個時間太長了,有沒有辦法縮短?如果采用序列連續(xù)模式,采圖順序可能會出現(xiàn)混亂,所以只能用單次模
    發(fā)表于 03-03 07:44

    DLPC900如何設(shè)計可以提高支持刷新的圖片數(shù)量?

    根據(jù)DLPC900的資料,實現(xiàn)刷新的圖片都是預(yù)存在128M的dram里。但是128M空間有限,存儲數(shù)量也一定。如何設(shè)計可以提高支持刷新
    發(fā)表于 02-21 07:43

    非常詳細的BUCK電路 PCB layout建議

    在DC-DC芯片的應(yīng)用設(shè)計中,PCB板是否合理對于芯片能否表現(xiàn)出其最優(yōu)性能有著至關(guān)重要的影響。不合理的PCB板會造成芯片性能變差如線性度下降(包括輸入線性度
    的頭像 發(fā)表于 01-17 10:03 ?777次閱讀
    非常詳細的BUCK電路 <b class='flag-5'>PCB</b> layout建議

    AN-1390:手動選擇頻段以縮短PLL鎖定時間

    電子發(fā)燒友網(wǎng)站提供《AN-1390:手動選擇頻段以縮短PLL鎖定時間.pdf》資料免費下載
    發(fā)表于 01-13 13:59 ?0次下載
    AN-1390:手動選擇頻段以<b class='flag-5'>縮短</b>PLL鎖定<b class='flag-5'>時間</b>

    縮短SMT打樣交期,這些技巧你必須掌握!

    從接收打樣訂單到完成生產(chǎn)并發(fā)貨給客戶所需的總時間。以下將介紹影響SMT打樣交期的因素以及如何高效縮短交期的策略。 影響SMT打樣交期的因素 1. 設(shè)計復(fù)雜度: - 設(shè)計越復(fù)雜,所需的元器件種類和數(shù)量越多,準備
    的頭像 發(fā)表于 01-10 09:43 ?367次閱讀

    時間繼電器的工作原理 如何選擇合適的時間繼電器

    時間繼電器的工作原理 時間繼電器通常由以下幾個部分組成: 輸入電路 :接收啟動信號。 計時電路 :根據(jù)設(shè)定的時間延遲或提前執(zhí)行操作。 輸出電路 :在
    的頭像 發(fā)表于 12-09 10:24 ?1002次閱讀

    采用ADS1198與STM32通訊,設(shè)置采樣為500SPS時,采樣時間變長時怎么回事?

    采用ADS1198與STM32通訊,設(shè)置采樣為500SPS時,理論上采樣500個點需要的時間是1S,DEBUG計時采樣500個點,發(fā)現(xiàn)居然用了4秒,將采樣提高到1KSPS,采樣5
    發(fā)表于 12-06 07:47

    LMX2594EVM信號鎖定時間長,怎么縮短?

    浮動電平差,不超過0.8V。 2594的鎖定時間通過頻譜觀察信號,鎖定時間在1.6ms的量級。遠高于手冊us級的鎖定時間。 請問如果要縮短鎖定時間
    發(fā)表于 11-08 15:27

    利用智能eFuses最大限度地縮短系統(tǒng)停機時間

    電子發(fā)燒友網(wǎng)站提供《利用智能eFuses最大限度地縮短系統(tǒng)停機時間.pdf》資料免費下載
    發(fā)表于 09-25 10:25 ?0次下載
    利用智能eFuses最大限度地<b class='flag-5'>縮短</b>系統(tǒng)停機<b class='flag-5'>時間</b>

    iPhone 16 Pro機型發(fā)貨時間縮短

    iPhone 15 Pro系列實現(xiàn)了顯著縮短。具體而言,iPhone 16 Pro的發(fā)貨時間縮短了1-2周,而Pro Max更是縮短了2-3
    的頭像 發(fā)表于 09-24 15:11 ?759次閱讀

    通過VCO即時校準顯著縮短鎖定時間

    電子發(fā)燒友網(wǎng)站提供《通過VCO即時校準顯著縮短鎖定時間.pdf》資料免費下載
    發(fā)表于 08-28 09:32 ?0次下載
    通過VCO即時校準顯著<b class='flag-5'>縮短</b>鎖定<b class='flag-5'>時間</b>

    FPGA的sata接口設(shè)計時需要注意哪些問題

    。 信號完整性 : SATA接口使用差分信號傳輸,對信號完整性要求較高。在PCB設(shè)計時,需要注意差分對的阻抗匹配、走線長度和間距等問題,以減少信號衰減、反射和串擾等問題。 電源和散熱 : FPGA
    發(fā)表于 05-27 16:20

    SK海力士:HBM3E量產(chǎn)時間縮短50%,達到大約80%范圍的目標良

    據(jù)報道,SK海力士宣布第五代帶寬存儲(HBM)—HBM3E的良已接近80%。
    的頭像 發(fā)表于 05-27 14:38 ?1117次閱讀