CMOS的重要性自然不再需要小編再多論及，在往期CMOS文章中，小編對(duì)CMOS故障、CMOS和CCD的區(qū)別等內(nèi)容有所介紹。為增進(jìn)大家對(duì)CMOS的了解程度，本文將基于兩點(diǎn)對(duì)CMOS予以闡述：1.CMOS集成電路特點(diǎn)，2.CMOS和TTL的優(yōu)缺點(diǎn)介紹。如果你對(duì)CMOS具有興趣，不妨繼續(xù)往下閱讀哦。

一、CMOS集成電路的特點(diǎn)

1.CMOS集成電路功耗低

CMOS集成電路采用場(chǎng)效應(yīng)管，且都是互補(bǔ)結(jié)構(gòu)，工作時(shí)兩個(gè)串聯(lián)的場(chǎng)效應(yīng)管總是處于一個(gè)管導(dǎo)通，另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個(gè)門電路的功耗典型值僅為20mW，動(dòng)態(tài)功耗（在1MHz工作頻率時(shí)）也僅為幾mW。

2.CMOS集成電路工作電壓范圍寬

CMOS集成電路供電簡(jiǎn)單，供電電源體積小，基本上不需穩(wěn)壓。國(guó)產(chǎn)CC4000系列的集成電路，可在3~18V電壓下正常工作。

3.CMOS集成電路邏輯擺幅大

CMOS集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位VDD及電影低電位VSS。當(dāng)VDD=15V，VSS=0V時(shí)，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓電壓利用系數(shù)在各類集成電路中指標(biāo)是較高的。

4.CMOS集成電路抗干擾能力強(qiáng)

CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對(duì)值將成比例增加。對(duì)于VDD=15V的供電電壓（當(dāng)VSS=0V時(shí)），電路將有7V左右的噪聲容限。

5.CMOS集成電路輸入阻抗高

CMOS集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò)，故比一般場(chǎng)效應(yīng)管的輸入電阻稍小，但在正常工作電壓范圍內(nèi)，這些保護(hù)二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達(dá)103~1011Ω，因此CMOS集成電路幾乎不消耗驅(qū)動(dòng)電路的功率。

6.CMOS集成電路溫度穩(wěn)定性能好

由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMOS電路線路結(jié)構(gòu)和電氣參數(shù)都具有對(duì)稱性，在溫度環(huán)境發(fā)生變化時(shí)，某些參數(shù)能起到自動(dòng)補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55~+125℃;塑料封裝的電路工作溫度范圍為-45~+85℃。

7.CMOS集成電路扇出能力強(qiáng)

扇出能力是用電路輸出端所能帶動(dòng)的輸入端數(shù)來(lái)表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來(lái)驅(qū)動(dòng)同類型，如不考慮速度，一般可以驅(qū)動(dòng)50個(gè)以上的輸入端。

8.CMOS集成電路抗輻射能力強(qiáng)

CMOS集成電路中的基本器件是MOS晶體管，屬于多數(shù)載流子導(dǎo)電器件。各種射線、輻射對(duì)其導(dǎo)電性能的影響都有限，因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備。

9.CMOS集成電路可控性好

CMOS集成電路輸出波形的上升和下降時(shí)間可以控制，其輸出的上升和下降時(shí)間的典型值為電路傳輸延遲時(shí)間的125%~140%。

10.CMOS集成電路接口方便

因?yàn)镃MOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所驅(qū)動(dòng)，也容易驅(qū)動(dòng)其他類型的電路或器件。

二、TTL與CMOS的優(yōu)缺點(diǎn)

第一個(gè)也是最常被談?wù)摰氖枪?TTL比CMOS消耗更多的電能。

這在某種意義上是正確的，TTL輸入只是雙極晶體管的基礎(chǔ)，雙極晶體管需要一些電流來(lái)打開(kāi)它，輸入電流的大小取決于內(nèi)部的電路。當(dāng)許多TTL輸入連接到一個(gè)TTL輸出時(shí)，這就成了一個(gè)問(wèn)題，而TTL輸出通常只是一個(gè)上拉電阻或一個(gè)驅(qū)動(dòng)性能較差的高壓側(cè)晶體管。

另一方面，CMOS晶體管是場(chǎng)效應(yīng)的，換句話說(shuō)，柵極處的電場(chǎng)足以影響半導(dǎo)體通道的傳導(dǎo)。理論上，除了柵極的小漏電流（通常為皮卡或毫安量級(jí)）外，不會(huì)產(chǎn)生電流。然而，這并不是說(shuō)即使在更高的速度下，同樣的低電流消耗也是正確的。CMOS芯片的輸入具有一定的電容，因此上升時(shí)間有限。為了確保在高頻下上升時(shí)間很快，需要一個(gè)大電流，在MHz或GHz頻率下可以達(dá)到幾安培。這種電流只在輸入必須改變狀態(tài)時(shí)才被消耗，而TTL的偏置電流必須與信號(hào)一起存在。

在輸出方面，CMOS和TTL各有優(yōu)缺點(diǎn)。TTL輸出要么是圖騰柱，要么是上拉。有了圖騰桿，輸出只能在軌道0.5V范圍內(nèi)擺動(dòng)。然而，其輸出電流遠(yuǎn)高于CMOS芯片。同時(shí)，CMOS輸出可以與電壓控制電阻器相比較，根據(jù)負(fù)載情況，可以在電源軌的毫伏范圍內(nèi)輸出。然而，兩個(gè)led的輸出電流往往很有限。

由于其較小的電流要求，CMOS邏輯非常適合小型化，數(shù)百萬(wàn)個(gè)晶體管可以封裝到一個(gè)小區(qū)域，而不需要過(guò)高的電流。

與CMOS相比，TTL的另一個(gè)重要優(yōu)勢(shì)是其耐用性。場(chǎng)效應(yīng)晶體管依賴于柵極和溝道之間的薄氧化硅層來(lái)提供它們之間的隔離。這種氧化層厚度為納米，擊穿電壓很小，即使在高功率fet中也很少超過(guò)20V。這使得CMOS對(duì)靜電放電和過(guò)電壓非常敏感。如果輸入是浮動(dòng)的，它們會(huì)慢慢積累電荷并引起輸出狀態(tài)的假變化，這就是為什么CMOS輸入通常被上拉、下拉或接地。TTL在很大程度上不受這個(gè)問(wèn)題的影響，因?yàn)檩斎攵耸且粋€(gè)晶體管基極，它的作用更像一個(gè)二極管，由于它的阻抗較低，對(duì)噪聲不太敏感。
責(zé)任編輯人：CC