關(guān)于提高工作效率的話題，已經(jīng)有過很多種觀點了。其實對于我們工程師而言，好幾個項目同時開展的情況時有發(fā)生，我們究竟是該“串行”還是“并行”呢？對于“高速信號”的傳輸而言，它為了提高工作效率，又會選擇“串行”還是“并行”呢？

在討論這個問題之前，我們先來了解下什么是串行總線，什么是并行總線?

對于串行總線，并行總線，從字面意義你就知道個大概了。串行就是數(shù)據(jù)是一位一位的發(fā)送，并行就是數(shù)據(jù)一組一組的發(fā)送。如下圖所示：

并行運輸

串行運輸

并行傳輸最好的例子就是存儲芯片DDR，它是有一組數(shù)據(jù)線D0—D7，加DQS,DQM，這一組線是一起傳輸?shù)?，無論哪位產(chǎn)生錯誤，數(shù)據(jù)都不會正確的傳送過去，只有重新傳輸。所以數(shù)據(jù)線每根線要等長，必須得繞幾下才行。

除了DDR以外，常見的并行接口還有：

PCI

RGMII

GMII

并行數(shù)據(jù)是一組數(shù)據(jù)其中一位不對，整組數(shù)據(jù)都不行。相對于并行數(shù)據(jù)來說，串行數(shù)據(jù)則是一位一位的傳，位與位之間是沒有聯(lián)系的。不會因為這位有錯誤，使下一位不能傳輸。

高速仿真可以讓設(shè)計人員大致了解系統(tǒng)性能預(yù)測，使他們在將涉及交付耗資巨大的電路板生產(chǎn)之前更容易做出正確決定以達到設(shè)計目標。

HyperLynx SerDes 提供了強大的集成了通道、眼圖等標準化模板，并向?qū)降闹敢齾?shù)的設(shè)定，最終得到完整的報告進行參考，極大地減少了PCB 的設(shè)計和調(diào)試周期。廣泛的布線前、假設(shè)分析仿真可用于定義將會實施到 PCB Layout 流程的 PCB Layout 和布線約束。自動布線后仿真會從 PCB 數(shù)據(jù)庫中提取“布線”電路拓撲，以執(zhí)行綜合的全接口分析，然后再將 PCB 送去制造生產(chǎn)。

原文標題：“串行”傳輸一定會取代“并行”傳輸？

文章出處：【微信公眾號：EDA365】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯：haq