一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA中Sobel的簡介與實(shí)現(xiàn)

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2021-04-07 11:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一。 Sobel簡介

一句話可以概況為,分別求水平與豎直梯度,然后求平方和再開方(近似的話就直接求絕對值之和),最后與設(shè)定的閾值進(jìn)行比較,大于的話就賦值為0,小于的話就賦值為255

x方向梯度dx的求法:3*3的圖像矩陣與下面的矩陣在對應(yīng)位置相乘然后相加

9c1adcec-92eb-11eb-8b86-12bb97331649.png

y方向梯度dy的求法:同上

9c661eb4-92eb-11eb-8b86-12bb97331649.png

二。 代碼實(shí)現(xiàn)

這里采用近似計(jì)算G = |dx| + |dy|,正負(fù)號分開計(jì)算,然后用大的數(shù)減去小的數(shù)

reg[10:0] Sobel_px ,Sobel_nx;reg[10:0] Sobel_py ,Sobel_ny;

wire[10:0] Sobel_x;wire[10:0] Sobel_y;

wire[7:0] Sobel_data;

//x方向的梯度assign Sobel_x = (Sobel_px 》 Sobel_nx) ? (Sobel_px - Sobel_nx) : (Sobel_nx - Sobel_px);//y方向的梯度assign Sobel_y = (Sobel_py 》 Sobel_ny) ? (Sobel_py - Sobel_ny) : (Sobel_ny - Sobel_py);assign Sobel_data = (Sobel_x + Sobel_y 》 ‘d135) ? ’d0 : ‘d255;

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_px 《= ‘d0; Sobel_nx 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_nx 《= data_line_11 + data_line_21 + data_line_21 + data_line_31; Sobel_px 《= data_line_13 + data_line_23 + data_line_23 + data_line_33; end else begin Sobel_nx 《= ’d0; Sobel_px 《= ‘d0; endend

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_py 《= ‘d0; Sobel_ny 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_py 《= data_line_11 + data_line_12 + data_line_12 + data_line_13; Sobel_ny 《= data_line_31 + data_line_32 + data_line_32+ data_line_33; end else begin Sobel_ny 《= ’d0; Sobel_py 《= ‘d0; endend
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618502
  • sobel
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    8064

原文標(biāo)題:FPGA實(shí)現(xiàn)Sobel邊緣檢測

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    本設(shè)計(jì),計(jì)劃實(shí)現(xiàn)對文件的壓縮及解壓,同時(shí)優(yōu)化壓縮中所涉及的信號處理和計(jì)算密集型功能,實(shí)現(xiàn)對其的加速處理。本設(shè)計(jì)的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA
    的頭像 發(fā)表于 07-10 11:09 ?749次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    FPGA與高速ADC接口簡介

    本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行接口。
    的頭像 發(fā)表于 06-12 14:18 ?1678次閱讀
    <b class='flag-5'>FPGA</b>與高速ADC接口<b class='flag-5'>簡介</b>

    Linux系統(tǒng)通過預(yù)留物理內(nèi)存實(shí)現(xiàn)ARM與FPGA高效通信的方法

    管理子系統(tǒng)管理。因此,需要預(yù)留一部分物理內(nèi)存,使其不被內(nèi)核管理。接下來將為大家詳細(xì)介紹在 Linux 系統(tǒng)通過預(yù)留物理內(nèi)存實(shí)現(xiàn) ARM 與 FPGA 高效通信的方法,預(yù)留物理內(nèi)存包括
    的頭像 發(fā)表于 04-16 13:42 ?683次閱讀
    Linux系統(tǒng)<b class='flag-5'>中</b>通過預(yù)留物理內(nèi)存<b class='flag-5'>實(shí)現(xiàn)</b>ARM與<b class='flag-5'>FPGA</b>高效通信的方法

    基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)

    直方圖統(tǒng)計(jì)的原理 直方圖統(tǒng)計(jì)從數(shù)學(xué)上來說,是對圖像的像素點(diǎn)進(jìn)行統(tǒng)計(jì)。圖像直方圖統(tǒng)計(jì)常用于統(tǒng)計(jì)灰度圖像,表示圖像各個(gè)灰度級出現(xiàn)的次數(shù)或者概率。統(tǒng)計(jì)直方圖的實(shí)現(xiàn)采用C/C++或者其他高級語言實(shí)
    的頭像 發(fā)表于 12-24 10:24 ?785次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>圖像直方圖設(shè)計(jì)

    FPGA驅(qū)動AD芯片之實(shí)現(xiàn)與芯片通信

    概述:?利用FPGA實(shí)現(xiàn)AD芯片的時(shí)序,進(jìn)一步實(shí)現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對時(shí)序圖的實(shí)現(xiàn),掌握時(shí)序圖轉(zhuǎn)換Verilog硬件描述
    的頭像 發(fā)表于 12-17 15:27 ?1089次閱讀
    <b class='flag-5'>FPGA</b>驅(qū)動AD芯片之<b class='flag-5'>實(shí)現(xiàn)</b>與芯片通信

    ADS1299 FPGA驅(qū)動,是否成功實(shí)現(xiàn)了?應(yīng)該如何初始化呢?

    關(guān)于FPGA驅(qū)動,是否成功實(shí)現(xiàn)了?應(yīng)該如何初始化呢。急急急!
    發(fā)表于 11-22 09:25

    FPGA浮點(diǎn)四則運(yùn)算的實(shí)現(xiàn)過程

    由于定點(diǎn)的四則運(yùn)算比較簡單,如加減法只要注意符號擴(kuò)展,小數(shù)點(diǎn)對齊等問題即可。在本文中,運(yùn)用在前一節(jié)描述的自定義浮點(diǎn)格式FPGA數(shù)的表示方法(下),完成浮點(diǎn)四則運(yùn)算的實(shí)現(xiàn)過程 1.自
    的頭像 發(fā)表于 11-16 11:19 ?1432次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>中</b>浮點(diǎn)四則運(yùn)算的<b class='flag-5'>實(shí)現(xiàn)</b>過程

    FPGA在物聯(lián)網(wǎng)的應(yīng)用前景

    FPGA(現(xiàn)場可編程門陣列)在物聯(lián)網(wǎng)的應(yīng)用前景非常廣闊,其高度的靈活性和可編程性使其成為物聯(lián)網(wǎng)應(yīng)用不可或缺的核心組件。以下是對FPGA在物聯(lián)網(wǎng)
    的頭像 發(fā)表于 10-25 09:22 ?1171次閱讀

    FPGA在數(shù)據(jù)處理的應(yīng)用實(shí)例

    廣泛應(yīng)用于以太網(wǎng)、USB、PCI Express、SATA、HDMI等通信協(xié)議的處理。它們通過高速串行接口實(shí)現(xiàn)數(shù)據(jù)傳輸,并利用硬件加速技術(shù)進(jìn)行協(xié)議解析和數(shù)據(jù)處理,從而提高系統(tǒng)性能。例如,在路由器、交換機(jī)等網(wǎng)絡(luò)設(shè)備,FPGA可以
    的頭像 發(fā)表于 10-25 09:21 ?1384次閱讀

    基于 DSP5509 進(jìn)行數(shù)字圖像處理 Sobel 算子邊緣檢測的硬件連接電路圖

    以下是基于 DSP5509 進(jìn)行數(shù)字圖像處理 Sobel 算子邊緣檢測的硬件設(shè)計(jì)方案: 一、總體架構(gòu) 圖像采集:使用合適的圖像傳感器,如 CMOS 傳感器,通過相應(yīng)的接口(如 SPI、I2C 等
    發(fā)表于 09-25 15:25

    使用內(nèi)部限流器實(shí)現(xiàn)恒流運(yùn)行應(yīng)用簡介

    電子發(fā)燒友網(wǎng)站提供《使用內(nèi)部限流器實(shí)現(xiàn)恒流運(yùn)行應(yīng)用簡介.pdf》資料免費(fèi)下載
    發(fā)表于 09-09 11:04 ?0次下載
    使用內(nèi)部限流器<b class='flag-5'>實(shí)現(xiàn)</b>恒流運(yùn)行應(yīng)用<b class='flag-5'>簡介</b>

    FPGA + USB2.0 PHY USB3300 實(shí)現(xiàn)高速USB2UART

    本帖最后由 jf_73911065 于 2024-9-23 16:23 編輯 Malogic FPGA + USB2.0 PHY CY7C68000或USB3300 實(shí)現(xiàn)高速USB2UART TB搜malogic ,簡介
    發(fā)表于 09-02 18:01

    如何在FPGA實(shí)現(xiàn)按鍵消抖

    FPGA(現(xiàn)場可編程門陣列)實(shí)現(xiàn)按鍵消抖是一個(gè)重要的設(shè)計(jì)環(huán)節(jié),特別是在處理用戶輸入時(shí),由于物理按鍵的機(jī)械特性和電氣特性,按鍵在按下和釋放的瞬間會產(chǎn)生抖動現(xiàn)象,這種抖動可能導(dǎo)致系統(tǒng)錯誤地識別為多次
    的頭像 發(fā)表于 08-19 18:15 ?3550次閱讀

    優(yōu)化 FPGA HLS 設(shè)計(jì)

    減少錯誤并更容易調(diào)試。然而,經(jīng)常出現(xiàn)的問題是性能權(quán)衡。在高度復(fù)雜的 FPGA 設(shè)計(jì)實(shí)現(xiàn)高性能需要手動優(yōu)化 RTL 代碼,而這對于HLS開發(fā)環(huán)境生成的 RTL 代碼來說是不可能的。然而,存在一些解決方案
    發(fā)表于 08-16 19:56

    如何在FPGA實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器

    分享如何在Xilinx Breadboardable Spartan-7 FPGA, CMOD S7實(shí)現(xiàn)4位偽隨機(jī)數(shù)發(fā)生器(PRNGs)。
    的頭像 發(fā)表于 08-06 11:20 ?1203次閱讀
    如何在<b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>實(shí)現(xiàn)</b>隨機(jī)數(shù)發(fā)生器