1

PoE的發(fā)展

PoE是Power over Ethernet的縮寫，即以太網供電。相比傳統(tǒng)的AC電源的供電方式，PoE可以通過現有的以太網電纜同時供電和傳輸數據。將供電電纜和數據電纜的統(tǒng)一，給PoE應用帶來了安裝靈活、低成本的巨大的優(yōu)勢，因而PoE解決方案在工業(yè)等領域快速增長，應用對功率的需求也越來越大。

在PoE功能提出之初，PoE只能向設備提供最高13W的功率，稱為802.3af協(xié)議。顯然13W的功率不足以滿足越來越高的需求，在2009年發(fā)布了802.3at協(xié)議，提高了電壓和電流規(guī)格，可提供25.5W功率。為滿足快速發(fā)展的PoE應用，在2019年發(fā)布了802.3bt協(xié)議，最高可提供71W的功率。

PoE組件主要由兩部分組成，受電設備（PD）和供電設備（PSE）。PSE從AC電源處接受功率，然后負責像電源一樣供電，而PD負責接受和使用功率。PD設備在接收PSE功率時有一個握手過程，以保護PD設備在連接協(xié)議不兼容的PSE設備時不受損壞，從而保證PoE供電的可靠性。

典型的PSE設備為網絡交換機和路由器等，典型的PD設備主要是IP電話，安保攝像頭和基站等。針對PoE不同功率等級的協(xié)議和應用，MPS提供了應用于af、at和bt協(xié)議的完整的解決方案，包括協(xié)議，DCDC控制器和集成協(xié)議和功率部分的IC --- MP6005。

MP6005，作為一款DCDC控制器，支持目前所有PoE協(xié)議的功率部分的設計，可同時用來設計反激和正激變換器，從PSE處傳輸功率。

2

拓撲對比

在以太網供電中，為了更加安全可靠，常常使用隔離電路，常見的功率小于100W時的隔離電路主要有反激和正激兩種，其基本拓撲結構如圖3所示。

圖 3

相比反激變換器，正激變換器的變壓器開關過程中不需要儲存能量，變壓器、MOS等功率器件上的電流應力較小，效率較高，但是正激需要更多的開關器件，成本較高。因而正激變換器適用于低壓大電流輸出的應用，同時為進一步提高正激變換器的效率，往往會引入原邊有源鉗位和副邊同步整流電路。圖3為有源鉗位正激變換器和反激變換器的對比總結，如圖4所示。

圖 4

3

正激變換器設計

正激變換器的拓撲結構如圖所示。其中Qmain是主開關，Qaux是輔助開關，Qf是副邊續(xù)流MOS，Qr是副邊整流MOS，L0是輸出電感，通過變壓器隔離，如圖5所示。

圖 5

3.1 有源鉗位

隔離電路中常見的鉗位電路有RCD鉗位和有源鉗位電路，RCD鉗位電路中，勵磁電感和部分漏感上的能量通過RCD中的電阻耗散，減小了拓撲的整體效率；主開關MOS上的電壓尖峰較高，不僅可能造成產品的EMI問題，還給副邊同步整流MOS的驅動帶來困難。有源鉗位電路很好的克服了RCD鉗位電路的缺點，不僅回收了勵磁電感和漏感上的能量，抑制了主開關MOS上的電壓尖峰，同時輔助開關可工作于軟開關模式，很好的提高了拓撲的整體效率。有源鉗位電路可根據輔助開關MOS的位置分為高端和低端兩種，低端的有源鉗位電路使用PMOS，成本較高，鉗位電容上的電壓應力更大，但是驅動電路設計較為簡單。MP6005使用的是低端有源鉗位電路。

原邊主開關MOS斷開時的開關電壓由勵磁電感的復位電壓和鉗位電容的電壓組成。鉗位電容越大，其開關電壓幅值越小，鉗位電容和勵磁電感的諧振頻率也越小。因為控制環(huán)路的帶寬通常設置為諧振頻率的1/5-1/3處，因此鉗位電容也不能設置的過大，影響控制環(huán)路的響應速度。

3.2 同步整流

正激電路的副邊通常需要兩個二極管用于勵磁電感和輸出電感續(xù)流，在大電流輸出的應用中，這兩個二極管在續(xù)流過程中將帶來可觀的損耗，因而常常用MOS管替代二極管的方式來提高效率。同時由于正激變換器原邊主開關MOS開關過程和勵磁電感、輸出電感續(xù)流過程的相對應，副邊變壓器的開關電壓可作為副邊同步整流MOS的驅動電壓。續(xù)流MOS的gs驅動電壓是整流MOS的ds電壓，整流MOS的gs驅動電壓是續(xù)流MOS的ds電壓。當勵磁電感和輸出電感電流耗盡后，輸出電壓將通過變壓器使整流MOS導通，使副邊工作于FCCM模式下，因而其空載損耗較傳統(tǒng)的二極管整流的拓撲更高。

當輸出電壓較高時，為保護副邊MOS的gs不被高電壓擊穿，通常使用下圖7所示的三極管穩(wěn)壓電路，三極管基級通過穩(wěn)壓管和電阻連接變壓器的開關電壓，三極管射級連接MOS的柵極，MOS的驅動電壓將跟隨三極管的基極電壓變化，三極管集電極可從變壓器或輸出電壓處取電。MOS的三極管驅動電路也會帶來部分的損耗，輸出電壓和MOS管驅動的鉗位電壓之間的差值越大，驅動電路的損耗就越大，因而正激拓撲更適用于不需要額外引入三極管穩(wěn)壓電路的低壓大電流的應用。

圖 7

3.3 副邊尖峰吸收電路

在副邊續(xù)流MOS（Qf）關斷，副邊整流MOS（Qr）開通過程中，變壓器的漏感會和副邊整流MOS（Qr）的Cds電容發(fā)生諧振，副邊整流MOS（Qr）的Vds上將疊加較大的振鈴，較高的spike不僅會增大副邊整流MOS（Qr）的成本，而且還會影響正激變換器整體的效率。常規(guī)的RC吸收電路可以很好的抑制副邊整流MOS（Qr）的Vds振鈴，但是會帶來比較大的功率損耗，因而推薦使用功率損耗較小的RCD吸收電路，如圖8所示。在副邊整流MOS（Qr）導通過程中，漏感能量可通過二極管D儲存于電容C中，當其關斷后，儲存于電容C中的能量可經電阻R傳遞到輸出電容和負載。其中電容C容值越大，振鈴幅值越小，電阻R越大，功率損耗越小，振鈴削弱效果如圖9所示，振鈴峰值削弱了20%，振鈴周期也有所減小。一般情況下，二極管D采用肖特基二極管，電容C可取為2.2nF，電阻R可取為20k。

圖 8

圖 9

3.4 效率驗證

為驗證正激變換器的設計，分別搭建了輸出電壓為5V/3.3V的不同功率等級下的正激和反激拓撲。有源鉗位正激拓撲中，由于主開關和輔助開關開通之間的延遲時間，輔助開關可工作于ZVS，然而主開關ZVS情況則較為復雜。在開關切換前，輔助開關和整流MOS開通，當輔助開關斷開后，勵磁電流流經主開關、整流MOS和續(xù)流MOS的DS電容，主開關MOS的VDS電壓開始下降；但是重載情況下，輸出電感電流仍然可以通過整流MOS的體二極管續(xù)流，將變壓器兩端電壓鉗位在一個較低的電壓幅值處，阻止主開關MOS的VDS電壓進一步下降，因而在主開關MOS開通瞬間，其VDS電壓仍處于VIN電壓幅值處，帶來了部分的開通損耗。

通過計算分析輸出為3.3V/50W時的功率損耗，輔助開關由于實現了ZVS和較小的勵磁電流，功率損耗較小，主開關的損耗主要來自于部分開通損耗和導通損耗，變壓器損耗主要包括磁損和銅損，副邊整流MOS管的損耗包括因震蕩引起的開關損耗、導通損耗和二極管損耗，輸出電感的損耗主要為磁損和銅損組成。樣機的效率曲線如圖所示，可以看出隨著輸出功率的增大，正激變換器的效率普遍優(yōu)于反激變換器，更高輸出功率等級下，由于PoE應用中板子空間和熱管理的限制，采用正激變換器是一個更優(yōu)的選擇。

原文標題：【工程師筆記】有源鉗位正激變換器的設計及其 PoE BT 中的應用

文章出處：【微信公眾號：MPS芯源系統(tǒng)】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq