74ls00為四組2輸入端與非門(mén)（正邏輯），是基本邏輯電路，用來(lái)實(shí)現(xiàn)與非這一邏輯功能。

與非門(mén)是數(shù)字電路的一種基本邏輯電路。是與門(mén)和非門(mén)的疊加，有多個(gè)輸入和一個(gè)輸出。與非運(yùn)算輸入要求有兩個(gè)，如果輸入都用0和1表示的話，那么與運(yùn)算的結(jié)果就是這兩個(gè)數(shù)的乘積。如1和1（兩端都有信號(hào)），則輸出為0；1和0，則輸出為1；0和0，則輸出為1。

與非門(mén)的結(jié)果就是對(duì)兩個(gè)輸入信號(hào)先進(jìn)行與運(yùn)算，再對(duì)此與運(yùn)算結(jié)果進(jìn)行非運(yùn)算的結(jié)果。簡(jiǎn)單說(shuō)，與非與非，就是先與后非。電工學(xué)里一種基本邏輯電路，是與門(mén)和非門(mén)的疊加，有兩個(gè)輸入和一個(gè)輸出。

綜合百度問(wèn)答和電工之家整合

責(zé)任編輯：gt