1 前言

多年來，模擬技術一直主導著信號處理，但數(shù)字技術正在慢慢侵入這個領域。 Δ-Σ（DS） 模數(shù)轉(zhuǎn)換器 （ADCs）的設計大約是四分之三數(shù)字和四分之一模擬。 Δ-Σ ADCs 現(xiàn)在非常適合轉(zhuǎn)換各種頻率的模擬信號，從DC到幾兆赫茲。 基本上，這些轉(zhuǎn)換器由一個過采樣調(diào)制器和一個數(shù)字/抽取濾波器組成，它們共同產(chǎn)生高分辨率的數(shù)據(jù)流輸出。

2 Δ-Σ轉(zhuǎn)換概述

基本的Δ-Σ轉(zhuǎn)換器是一個1-bit采樣系統(tǒng)。 施加到轉(zhuǎn)換器輸入端的模擬信號需要相對較慢，以便轉(zhuǎn)換器可以對其進行多次采樣，這種技術稱為過采樣（Oversampling）。 采樣率比輸出端口的數(shù)字結(jié)果快數(shù)百倍。 每個單獨的樣本隨時間累積，并通過數(shù)字/抽取濾波器與其他輸入信號樣本“平均”。

Δ-Σ轉(zhuǎn)換器的主要內(nèi)部單元是Δ-Σ調(diào)制器和數(shù)字/抽取濾波器。 內(nèi)部Δ-Σ調(diào)制器以非常高的速率將輸入信號粗采樣為 1 位流。 然后數(shù)字/抽取濾波器獲取此采樣數(shù)據(jù)并將其轉(zhuǎn)換為高分辨率、速度較慢的數(shù)字代碼。

大多數(shù)轉(zhuǎn)換器只有一種采樣率，而Δ-Σ轉(zhuǎn)換器有兩種采樣率——輸入采樣率 （fS） 和輸出數(shù)據(jù)率（fD）。

3 Δ-Σ調(diào)制器

Δ-Σ調(diào)制器是Δ-ΣADCs的核心。 它負責將模擬輸入信號數(shù)字化并降低較低頻率的噪聲。 在這個階段，該架構(gòu)實現(xiàn)了一種稱為噪聲整形的功能，將低頻噪聲推高到感興趣頻帶之外的較高頻率。 噪聲整形是Δ-Σ轉(zhuǎn)換器非常適合低頻、高精度測量的原因之一。

Δ-Σ調(diào)制器的輸入信號是隨時間變化的模擬電壓。對于早期的Δ-Σ ADCs，這種輸入電壓信號主要用于交流信號很重要的音頻應用。 現(xiàn)在注意力已經(jīng)轉(zhuǎn)向精密應用，轉(zhuǎn)換率包括直流信號。 本次討論將使用正弦波的單個周期進行說明。

Δ-Σ調(diào)制器輸入的正弦波的單個周期。該單個周期具有隨時間變化的電壓幅度。

有兩種查看Δ-Σ調(diào)制器的方法——在時域或在頻域。 時域框圖顯示了一階Δ-Σ調(diào)制器的機制。調(diào)制器將模擬輸入信號轉(zhuǎn)換為高速、單比特、調(diào)制脈沖波。更重要的是，圖4中的頻率分析顯示了調(diào)制器如何影響系統(tǒng)中的噪聲并促進產(chǎn)生更高分辨率的結(jié)果。

Δ-Σ調(diào)制器獲取輸入信號的許多樣本以產(chǎn)生 1 位代碼流。 系統(tǒng)時鐘與調(diào)制器的 1 位比較器一起實現(xiàn)采樣速度 fS。以這種方式，Δ-Σ 調(diào)制器的量化作用以與系統(tǒng)時鐘相等的高采樣率產(chǎn)生。

與所有量化器一樣，Δ-Σ調(diào)制器產(chǎn)生代表輸入電壓的數(shù)字值流，在本例中為 1 位流。 因此，1 與 0 的數(shù)量之比代表輸入模擬電壓。 與大多數(shù)量化器不同，Δ-Σ調(diào)制器包括一個積分器，它具有將量化噪聲整形為更高頻率的效果。 因此，調(diào)制器輸出端的噪聲頻譜并不平坦。

在時域中，模擬輸入電壓和1位數(shù)模轉(zhuǎn)換器 （DAC） 的輸出是微分的，在 x2 處提供模擬電壓。該電壓被提供給積分器，其輸出沿負或正方向前進。x3 處信號的斜率和方向取決于x2處電壓的符號和幅度。

在x3處的電壓等于比較器參考電壓時，比較器的輸出根據(jù)其原始狀態(tài)從負切換為正，或從正切換為負。比較器的輸出值 x4 被計時回 1 位 DAC，并計時到數(shù)字濾波器級yi。當比較器的輸出從高電平切換到低電平或從高電平切換到低電平時，1位DAC 通過改變差分放大器的模擬輸出電壓做出響應。

這會在 x2 處產(chǎn)生不同的輸出電壓，從而導致積分器向相反方向前進。該時域輸出信號是采樣率 （fS） 下輸入信號的脈沖波表示。如果對輸出脈沖串進行平均，則它等于輸入信號的值。

離散時間框圖還顯示了時域傳遞函數(shù)。 在時域中1位ADC將信號數(shù)字化為粗略的 1 位輸出代碼，從而產(chǎn)生轉(zhuǎn)換器的量化噪聲。 調(diào)制器的輸出等于輸入加上量化噪聲 ei–ei – 1。如該公式所示，量化噪聲是當前量化誤差 （ei）與先前量化誤差（ei – 1）之差 。圖4說明了這種量化噪聲的頻率位置。

積分器和采樣策略的組合在數(shù)字輸出代碼上實現(xiàn)了噪聲整形濾波器。 在頻域中，時域輸出脈沖表現(xiàn)為輸入信號（或雜散）和整形噪聲。 噪聲特性是了解調(diào)制器的頻率操作以及Δ-ΣADCs 實現(xiàn)如此高分辨率的能力的關鍵。

調(diào)制器中的噪聲移出到更高的頻率。顯示一階調(diào)制器的量化噪聲從零赫茲開始很低，迅速上升，然后在調(diào)制器的采樣頻率處達到最大值（ fS）。

使用積分兩次而不是一次積分的電路是降低調(diào)制器帶內(nèi)量化噪聲的好方法。 圖 5 顯示了一個具有兩個積分器而不是一個積分器的 1 位二階調(diào)制器。在這個二階調(diào)制器示例中，噪聲項不僅取決于前一個誤差，還取決于前兩個誤差。

二階或多階調(diào)制器的一些缺點包括增加的復雜性、多個環(huán)路和增加的設計難度。 然而，大多數(shù)Δ-Σ調(diào)制器都是高階調(diào)制器，如圖5所示。例如，德州儀器Δ-Σ轉(zhuǎn)換器包括二階到六階調(diào)制器。

多階調(diào)制器將量化噪聲整形到比低階調(diào)制器更高的頻率。 在圖6中，頻率 fS 處的最高線顯示了三階調(diào)制器的噪聲響應。 請注意，該調(diào)制器的輸出在其fS 采樣頻率下一直非常嘈雜。

然而，在較低頻率、低于fD和接近輸入信號雜散時，三階調(diào)制器非常安靜。fD 是數(shù)字/抽取濾波器的轉(zhuǎn)換頻率。 本系列文章的第 2 部分將討論為fD 選擇一個值。

參考：

1. R. Jacob Baker， CMOS： Mixed-Signal Circuit Design， Vol. II. John Wiley & Sons， 2002.

2. Texas Instruments， Nuts and Bolts of the Delta-Sigma Video Tutorial ［Online］。 Available： http://focus.ti.com/ docs/training/catalog/events/event.jhtml？sku= WEB408001

編輯：jq