一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

你們知道always,assign和always@(*)之間的區(qū)別嗎

FPGA之家 ? 來源:碎碎思 ? 作者:碎碎思 ? 2021-06-27 11:47 ? 次閱讀

1.always@后面內(nèi)容是敏感變量,always@(*)里面的敏感變量為*,意思是說敏感變量由綜合器根據(jù)always里面的輸入變量自動(dòng)添加,也就是所有變量都是敏感列表,不用自己考慮。2.如果沒有@,那就是不會(huì)滿足特定條件才執(zhí)行,而是執(zhí)行完一次后立馬執(zhí)行下一次,一直重復(fù)執(zhí)行,比如testbench里面產(chǎn)生50Mhz的時(shí)鐘就(假設(shè)時(shí)間尺度是1ns)可以寫成

always #25 CLK_50Mhz = ~CLK_50Mhz;

一般always@(*)是指里面的語句是組合邏輯的。*代替了敏感變量。

而一般時(shí)序邏輯要寫成

always@(posedge clk or negedge rst)

時(shí)鐘信號(hào)clk上升沿或者復(fù)位信號(hào)rst下降沿的時(shí)候執(zhí)行always塊內(nèi)的代碼。

assign 用于描述組合邏輯always@(敏感事件列表) 用于描述時(shí)序邏輯敏感事件 上升沿 posedge,下降沿 negedge,或電平敏感事件列表中可以包含多個(gè)敏感事件,但不可以同時(shí)包括電平敏感事件和邊沿敏感事件,也不可以同時(shí)包括同一個(gè)信號(hào)的上升沿和下降沿,這兩個(gè)事件可以合并為一個(gè)電平敏感事件。在新的verilog2001中“,”和“or”都可以用來分割敏感事件了,可以用“*”代表所有輸入信號(hào),這可以防止遺漏。合法的寫法:

always@ *

always@ (posedge clk1,negedge clk2)

always@ (a or b)

`timescale 100ns/100ns //定義仿真基本周期為100nsalways #1 clk=~clk //#1代表一個(gè)仿真周期即100ns

所有的assign 和 always 塊都是并行發(fā)生的!并行塊、順序塊將要并行執(zhí)行的語句寫在

fork//語句并行執(zhí)行join

將要順序執(zhí)行的語句寫在

begin//語句順序執(zhí)行end

并行塊和順序塊都可以寫在initial 或 always@ 之后,也就是說寫在塊中的語句是時(shí)序邏輯的對(duì)assign之后不能加塊,實(shí)現(xiàn)組合邏輯只能用逐句的使用assign組合邏輯如果不考慮門的延時(shí)的話當(dāng)然可以理解為瞬時(shí)執(zhí)行的,因此沒有并行和順序之分,并行和順序是針對(duì)時(shí)序邏輯來說的。值得注意的是所有的時(shí)序塊都是并行執(zhí)行的。initial塊只在信號(hào)進(jìn)入模塊后執(zhí)行1次而always塊是由敏感事件作為中斷來觸發(fā)執(zhí)行的。

2:assign 組合邏輯和always@(*)組合邏輯verilog描述組合邏輯一般常用的有兩種:assign賦值語句和always@(*)語句。兩者之間的差別有: 1. 被assign賦值的信號(hào)定義為wire型,被always@(*)結(jié)構(gòu)塊下的信號(hào)定義為reg型,值得注意的是,這里的reg并不是一個(gè)真正的觸發(fā)器,只有敏感列表為上升沿觸發(fā)的寫法才會(huì)綜合為觸發(fā)器,在仿真時(shí)才具有觸發(fā)器的特性。 2. 另外一個(gè)區(qū)別則是更細(xì)微的差別:舉個(gè)例子,

wire a;reg b;assign a = 1‘b0;always@(*)b = 1’b0;

在這種情況下,做仿真時(shí)a將會(huì)正常為0, 但是b卻是不定態(tài)。這是為什么?verilog規(guī)定,always@(*)中的*是指該always塊內(nèi)的所有輸入信號(hào)的變化為敏感列表,也就是仿真時(shí)只有當(dāng)always@(*)塊內(nèi)的輸入信號(hào)產(chǎn)生變化,該塊內(nèi)描述的信號(hào)才會(huì)產(chǎn)生變化,而像always@(*) b = 1‘b0; 這種寫法由于1’b0一直沒有變化,所以b的信號(hào)狀態(tài)一直沒有改變。

由于b是組合邏輯輸出,所以復(fù)位時(shí)沒有明確的值(不定態(tài)),而又因?yàn)閍lways@(*)塊內(nèi)沒有敏感信號(hào)變化,因此b的信號(hào)狀態(tài)一直保持為不定態(tài)。事實(shí)上該語句的綜合結(jié)果有可能跟assign一樣(本人沒有去嘗試),但是在功能仿真時(shí)就差之千里了。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2029

    瀏覽量

    61773
  • 綜合器
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    6553
  • CLK
    CLK
    +關(guān)注

    關(guān)注

    0

    文章

    127

    瀏覽量

    17467

原文標(biāo)題:Verilog 里面,always,assign和always@(*)區(qū)別

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    HSE子系統(tǒng)HSE_H、HSE_M和HSE_B之間有什么區(qū)別?

    我想知道 HSE 子系統(tǒng) HSE_H、HSE_M 和 HSE_B 之間有什么區(qū)別? 區(qū)別是它們?cè)谀膫€(gè)板上運(yùn)行,還是也存在功能差異?
    發(fā)表于 03-20 07:37

    S32G DMA和Noc之間區(qū)別是什么?

    當(dāng)我閱讀 S32G3 參考手冊(cè)時(shí),我對(duì) S32G DMA 和 Noc 之間區(qū)別有疑問。由于 NoC 支持內(nèi)核、外設(shè)和 SRAM 之間的通信,并且 DMA 還可以在內(nèi)存塊和 I/O 塊之間
    發(fā)表于 03-17 08:25

    中航光電亮相2025年韓國儲(chǔ)能電池展

    近日,備受關(guān)注的韓國儲(chǔ)能電池展盛大啟幕。中航光電以“Always-on Power, Always-on Site”為主題,攜新能源汽車、光伏儲(chǔ)能及液冷技術(shù)領(lǐng)域的互連方案驚艷亮相。
    的頭像 發(fā)表于 03-07 17:53 ?500次閱讀

    ADS8684與ADS8684A之間區(qū)別是什么?

    看了半天,看不出哪里不一樣,求告知ADS8684 與 ADS8684A 之間區(qū)別
    發(fā)表于 12-23 06:09

    verilog計(jì)數(shù)器代碼為什么要使用這句話if (count===8\'bxxxxxxxx)count=8\'b0000_0000;

    and declarations of other variables used in the file./ always@(posedge clk)//Function realization
    發(fā)表于 12-21 14:49

    晶圓/晶粒/芯片之間區(qū)別和聯(lián)系

    本文主要介紹??????晶圓 (wafer)/晶粒 (die)/芯片 (chip)之間區(qū)別和聯(lián)系。 ? 晶圓(Wafer)——原材料和生產(chǎn)平臺(tái)?? 晶圓是半導(dǎo)體制造的基礎(chǔ)材料,通常由高純度的硅
    的頭像 發(fā)表于 11-26 11:37 ?1401次閱讀

    環(huán)網(wǎng)柜、箱變之間區(qū)別是什么?

    蜀瑞創(chuàng)新小編告訴你:環(huán)網(wǎng)柜和箱變?cè)陔娏ο到y(tǒng)中雖然都扮演著重要的角色,但它們之間存在一些關(guān)鍵的區(qū)別,主要體現(xiàn)在功能、結(jié)構(gòu)、應(yīng)用場(chǎng)合以及額定電壓等方面。
    的頭像 發(fā)表于 08-07 17:16 ?2130次閱讀

    FPGA學(xué)習(xí)筆記---基本語法

    ... default ... endcase 7、連續(xù)賦值:assign, 問號(hào)表達(dá)式(?:) 8、always模塊:敏感表可以是電平、邊沿信號(hào) 9、begin...end(代碼塊?) 10、任務(wù)定義
    發(fā)表于 06-23 14:58

    Verilog:【8】基于FPGA實(shí)現(xiàn)SD NAND FLASH的SPI協(xié)議讀寫

    = sd_sec_write_data; assign sd_sec_write_end = (state == S_WRITE_END); always@(posedge clk or posedge rst) begin
    發(fā)表于 06-21 17:58

    請(qǐng)問ESP32中的esp-adf和esp-idf的區(qū)別是什么?

    是 esp-idf-v4.3.1 和esp-adf-master 你們他們有什么區(qū)別嗎?如果要是進(jìn)行開發(fā)的話,使用哪個(gè)SDK 進(jìn)行呢? 有知道的大神嗎?告訴我,指導(dǎo)我,謝謝
    發(fā)表于 06-19 06:01

    PLC與IO卡之間區(qū)別

    在工業(yè)自動(dòng)化系統(tǒng)中扮演著不同的角色,具有不同的功能和應(yīng)用場(chǎng)景。本文將從定義、功能、結(jié)構(gòu)、應(yīng)用等多個(gè)方面詳細(xì)闡述PLC與IO卡之間區(qū)別。
    的頭像 發(fā)表于 06-11 14:42 ?2588次閱讀

    CY95710M系列和CY95710L系列8FX系列微控制器之間區(qū)別

    我想知道 CY95710M 系列和 CY95710L 系列 8FX 系列微控制器之間區(qū)別。 我查看了各自的數(shù)據(jù)表,但沒有發(fā)現(xiàn)任何不同之處。 另外,JPMC 和 EPMC 在后綴上有什么不同?
    發(fā)表于 06-04 06:48

    關(guān)于Verilog的一些基本語法

    語句 ①、assignalways賦值語句的區(qū)別 1、assign賦值語句: A、assign只能實(shí)現(xiàn)組合邏輯; B、
    發(fā)表于 05-31 18:31

    關(guān)于FX3同步Slave FIFO非突發(fā)傳輸?shù)囊蓡柷蠼?/a>

    的嗎?比如下面的Verilog代碼片段: always@(posedge clk)begin ... //該時(shí)鐘沿之前的兩個(gè)時(shí)鐘周期SLRD為低 if(flag==1\'d1)//如果對(duì)應(yīng)地址的flag為高,則采樣數(shù)據(jù)總線 data_buf=data_i;//將數(shù)據(jù)總線的值賦給data_buf數(shù)據(jù)緩沖區(qū)
    發(fā)表于 05-31 06:28

    DAP miniwiggler和XMC_LINK_SEGGER_V1之間區(qū)別是什么?

    我想知道 DAP miniwiggler 和XMC_LINK_SEGGER_V1之間區(qū)別
    發(fā)表于 05-27 06:50