一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog中四個基礎的時序分析

FPGA之家 ? 來源:FPGA探索者 ? 作者:FPGA探索者 ? 2021-08-25 11:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

下列 時序檢查語句 錯誤的是()

A. $setup(posedge clk, data, tSU)

B. $hold(posedge clk, data, tHLD)

C. $setuphold(posedge clk, data, tSU, tHLD)

答案:A

解析:

在時序檢查函數(shù)中,$setup 函數(shù)比較特殊,格式是:

$setup(data_event, reference_event, limit);

其他常見的檢查是:

$.。..。.(reference_event, data_event, limit);

假設信號名稱為 data,時鐘 clk 的上升沿觸發(fā) posedge clk,要求 setup 滿足 tSU,則

$setup(data, posedge clk, tSU);

常用的時序檢查語句

(1)setup 建立時間檢查

$setup(data, posedge clk, tSU);

(2)hold 保持時間檢查

$hold(posedge clk, data, tHLD);

(3)setuphold 建立/保持時間檢查

$setuphold(posedge clk, data, tSU, tHLD);

(4)width 脈沖寬度檢查

$width(posedge clk, 4);

(5)skew 時鐘歪斜檢查

$skew(posedge clk1, posedge clk2, 4);

(6)period 時鐘周期檢查

$period(posedge clk, 5);

(7)recovery 復位信號的恢復時間檢查

$recovery(posedge rst, posedge clk, 3);

(8)removal 復位信號的移除時間檢查

$removal(posedge rst, posedge clk, 3);

(9)recrem 復位信號的恢復/移除時間檢查

$recrem(posedge rst, posedge clk, recovery_limit, removal_limit);

四個基礎的時序分析

(1)對于時鐘和數(shù)據(jù)信號,分析setup建立時間和hold保持時間

setup 建立時間:在有效的時鐘沿來臨前,數(shù)據(jù)需要保持穩(wěn)定的最短時間,簡寫為Tsu;

hold 保持時間:在有效的時鐘沿來臨后,數(shù)據(jù)需要保持穩(wěn)定的最短時間,簡寫為 Th;

(2)對于時鐘和異步復位信號,分析recovery恢復時間和removal移除時間

recovery 恢復時間:在有效的時鐘沿來臨前,異步復位信號保持穩(wěn)定的最短時間;

removal 移除時間:在有效的時鐘沿來臨后,異步復位信號保持穩(wěn)定的最短時間,在這個時間以后,才可以移除復位信號;

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關(guān)注

    關(guān)注

    29

    文章

    1367

    瀏覽量

    112286
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1901

    瀏覽量

    133238
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    用于 GSM/ GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx 頻前端模塊,帶四個線性 TRx 開關(guān)端口 skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()用于 GSM/ GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx 頻前端模塊,帶四個線性 TRx 開關(guān)端口相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有
    發(fā)表于 05-28 18:33
    用于 GSM/ GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx <b class='flag-5'>四</b>頻前端模塊,帶<b class='flag-5'>四個</b>線性 TRx 開關(guān)端口 skyworksinc

    用于 GSM/GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx 頻前端模塊,帶四個線性 TRx 開關(guān)端口 skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()用于 GSM/GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx 頻前端模塊,帶四個線性 TRx 開關(guān)端口相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有
    發(fā)表于 05-28 18:33
    用于 GSM/GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx <b class='flag-5'>四</b>頻前端模塊,帶<b class='flag-5'>四個</b>線性 TRx 開關(guān)端口 skyworksinc

    用于頻 GSM / GPRS / EDGE 的 Tx-Rx FEM,具有四個線性 TRx 開關(guān)端口和雙頻 TD-SCDMA skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()用于頻 GSM / GPRS / EDGE 的 Tx-Rx FEM,具有四個線性 TRx 開關(guān)端口和雙頻 TD-SCDMA相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有用于頻 GSM
    發(fā)表于 05-28 18:31
    用于<b class='flag-5'>四</b>頻 GSM / GPRS / EDGE 的 Tx-Rx FEM,具有<b class='flag-5'>四個</b>線性 TRx 開關(guān)端口和雙頻 TD-SCDMA skyworksinc

    PLC產(chǎn)品故障問題測試的四個部分

    ,必須對故障問題進行系統(tǒng)化測試。本文將詳細介紹PLC產(chǎn)品故障問題測試的四個關(guān)鍵部分,幫助技術(shù)人員快速定位和解決問題。 一、硬件測試 硬件測試是PLC故障診斷的首要環(huán)節(jié),主要針對PLC設備的物理部件進行檢查。首先,需要檢查電源模塊是否
    的頭像 發(fā)表于 05-11 17:00 ?342次閱讀
    PLC產(chǎn)品故障問題測試的<b class='flag-5'>四個</b>部分

    四個方面深入剖析富捷電阻的優(yōu)勢

    理成本的電阻產(chǎn)品系列,為電子行業(yè)提供了一可靠的選擇。本文將從產(chǎn)品結(jié)構(gòu)、同業(yè)對比、成本分析以及品質(zhì)保障四個方面深入剖析富捷電阻的優(yōu)勢,展現(xiàn)其如何在激烈的市場競爭脫穎而出。
    的頭像 發(fā)表于 05-09 10:47 ?455次閱讀
    從<b class='flag-5'>四個</b>方面深入剖析富捷電阻的優(yōu)勢

    集成電路設計靜態(tài)時序分析介紹

    本文介紹了集成電路設計靜態(tài)時序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢和局限性。 ? 靜態(tài)
    的頭像 發(fā)表于 02-19 09:46 ?624次閱讀

    ADS1211獲取四個通道全部數(shù)據(jù)的最短時間是多少?

    看pdf沒看出什么門道,想問下這款ADC四個差分通道同步采樣,獲取四個通道全部數(shù)據(jù)的最短時間是多少!
    發(fā)表于 02-10 07:24

    模數(shù)轉(zhuǎn)換電路的四個過程

    模數(shù)轉(zhuǎn)換(Analog-to-Digital Conversion,簡稱ADC)是將模擬信號轉(zhuǎn)換為數(shù)字信號的關(guān)鍵過程,廣泛應用于通信、數(shù)據(jù)采集、信號處理等領域。模數(shù)轉(zhuǎn)換電路的設計與實現(xiàn)涉及多個關(guān)鍵步驟,通??梢苑譃?b class='flag-5'>四個主要過程:采樣、保持、量化和編碼。本文將詳細分析
    的頭像 發(fā)表于 02-03 16:12 ?1493次閱讀

    請問DAC3484四個通道能否獨立使用?

    請問,DAC3484 四個通道能否獨立使用?即當把DAC的NCO頻率設置為fs/2時,IQ兩通道是否就可以獨立了?
    發(fā)表于 01-23 07:35

    請問AD9852四個輸出口有什么差別?

    AD9852四個輸出口有什么差別?是不是IOUT1是余弦輸出,IOUT2是DAC控制輸出,需要設置DAC控制寄存器?
    發(fā)表于 01-16 06:59

    Verilog 測試平臺設計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設計方法是Verilog FPGA開發(fā)的重要環(huán)節(jié),它用于驗證Verilog設計的正確性和性能。以下是一詳細的
    的頭像 發(fā)表于 12-17 09:50 ?1146次閱讀

    構(gòu)成電路的必要元件有哪四個

    構(gòu)成電路的必要元件主要有四個,它們分別是: 電源 :電源是電路中提供電能的設備。它的作用是將其他形式的能量(如化學能、機械能等)轉(zhuǎn)換為電能,從而為電路的其他元件提供所需的電壓和電流。沒有電源,電路
    的頭像 發(fā)表于 08-25 09:45 ?1907次閱讀

    模數(shù)轉(zhuǎn)換電路包括哪四個過程

    ,供數(shù)字電路進行處理和分析。模數(shù)轉(zhuǎn)換電路包括四個主要過程:采樣、量化、編碼和數(shù)字濾波。 1. 采樣(Sampling) 采樣是模數(shù)轉(zhuǎn)換的第一步,其目的是在時間上離散化模擬信號。在采樣過程,模擬信號在特定的時間間隔內(nèi)被采樣,生成
    的頭像 發(fā)表于 08-22 15:19 ?2261次閱讀

    深度解析FPGA時序約束

    建立時間和保持時間是FPGA時序約束最基本的概念,同樣在芯片電路時序分析也存在。
    的頭像 發(fā)表于 08-06 11:40 ?1406次閱讀
    深度解析FPGA<b class='flag-5'>中</b>的<b class='flag-5'>時序</b>約束

    IGBT的四個主要參數(shù)

    IGBT的四個主要參數(shù)對于選擇合適的IGBT器件至關(guān)重要。本文將介紹IGBT的四個主要參數(shù):電壓等級、電流等級、開關(guān)頻率和熱性能。 1. 電壓等級 電壓等級是IGBT的一重要參數(shù),它決定了IGBT能夠承受的最大電壓。電壓等級的
    的頭像 發(fā)表于 07-25 11:05 ?7670次閱讀