一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

解析完成計(jì)算差分阻抗的過(guò)程

數(shù)據(jù)分析與開(kāi)發(fā) ? 來(lái)源:電子森林 ? 作者:Shawn Hymel ? 2021-08-25 18:04 ? 次閱讀

PCB布局軟件中進(jìn)行差分對(duì)走線是一個(gè)棘手的過(guò)程。幸運(yùn)的是,KiCad有一些工具可以幫助我們完成這個(gè)過(guò)程。在本教程中,我們將帶領(lǐng)您完成計(jì)算差分阻抗的過(guò)程,并基于此通過(guò)一個(gè)項(xiàng)目創(chuàng)建一對(duì)USB數(shù)據(jù)線。

先做一些研究

在對(duì)任何高速信號(hào)總線或差分對(duì)走線進(jìn)行布線之前,最好對(duì)這些信號(hào)的要求做一些研究。

以USB2.0高速總線為例,我們可以先下載USB2.0規(guī)范作為參考。這個(gè)規(guī)范的內(nèi)容非常多,所以僅作參考,同時(shí)閱讀其它一些易于迅速理解的文檔。比如下面一些文章可以幫助你理解如何對(duì)USB2.0高速數(shù)據(jù)線進(jìn)行布線:

https://www.silabs.com/documents/public/application-notes/an0046-efm32-usb-hardware-design-guidelines.pdf

https://www.ti.com/lit/an/slla414/slla414.pdf?ts=1605978923732&ref_url=https://www.google.com/

https://octavosystems.com/app_notes/osd335x-design-tutorial/osd335x-lesson-2-minimal-linux-boot/osd335x-lesson-2-usb-circuitry/

此外,這里有一些工程師關(guān)于做USB數(shù)據(jù)線走線的不錯(cuò)的討論:

https://electronics.stackexchange.com/questions/325721/do-usb-data-wires-d-d-have-90-ohm-differential-impedance-and-single-ended-45

https://electronics.stackexchange.com/questions/41851/how-critical-is-the-layout-of-usb-data-lines-how-does-my-layout-look

https://electronics.stackexchange.com/questions/311310/understanding-usb-differential-and-single-ended-impedance-requirements

https://electronics.stackexchange.com/questions/446692/routing-long-usb-2-0-high-speed-traces-microstrip-or-stripline

通過(guò)這些文章的閱讀,我們可以確定一些要求:

數(shù)據(jù)線之間的差分阻抗應(yīng)為90 Ω +/- 15%。

每條數(shù)據(jù)線的單端阻抗(相對(duì)于GND)應(yīng)為45 Ω +/- 15。

數(shù)據(jù)線總長(zhǎng)度差不大于0.150英寸(3.81 mm)。換句話說(shuō),盡量保持D+和D-的長(zhǎng)度不變。

數(shù)據(jù)線應(yīng)盡可能在不間斷的接地面上布線。

在可能的地方避免做90°直角走線(包括過(guò)孔)

避免在走線上留下不連接任何地方的分叉

確定PCB的特性

去你想要制板的PCB制造商的網(wǎng)站,找到你計(jì)劃生產(chǎn)的電路板的特性說(shuō)明。比如下面是來(lái)自一些快板廠的網(wǎng)站上的典型參數(shù):

1盎司銅(走線為1.4 mil或0.036 mm厚)

1.6mm的板厚

FR4材料

2層板

6 mil (0.1524 mm)最小走線寬度

6 mil (0.1524 mm)最小走線間距

注意,這是一個(gè)2層板! 在2層1.6毫米厚的板上布線差分對(duì)通常是相當(dāng)困難的,因?yàn)閿?shù)據(jù)線需要很寬才能達(dá)到所需的阻抗。使用更薄的板(例如銅層之間0.8毫米厚的介質(zhì)材料),可以使用更窄的走線用于差分對(duì)信號(hào)。通常,你會(huì)發(fā)現(xiàn)4層以上的PCB板可以在銅層之間提供較薄的介電材料(如FR4)。

KiCad中的Net Name命名

在創(chuàng)建原理圖時(shí),必須使用以下后綴之一來(lái)命名差分對(duì)信號(hào)的Net Name:

+/-(例如D+和D-)

_P/_N(例如D_P和D_N)

KiCad在PCB布線使用差分對(duì)走線工具時(shí)會(huì)自動(dòng)查找這些后綴對(duì)。

4c1f0f70-fd3e-11eb-9bcf-12bb97331649.png

使用KiCad阻抗計(jì)算器

KiCad在項(xiàng)目管理器面板中有一個(gè)內(nèi)置的阻抗計(jì)算器,在項(xiàng)目管理器面板中,選擇:工具》計(jì)算器工具,選擇“傳輸線路”選項(xiàng)。

傳輸線計(jì)算器選項(xiàng)卡為計(jì)算阻抗提供了幾個(gè)選項(xiàng)。我們想為差分對(duì)使用左側(cè)的“耦合微帶線”選項(xiàng)。開(kāi)始填寫基板參數(shù)部分。

注意,你可以點(diǎn)擊“…按鈕的一些參數(shù)得到彈出窗口選擇您的材料。對(duì)于這些,我們使用銅作為導(dǎo)體,F(xiàn)R4作為介質(zhì)材料。

Er(介電常數(shù)):4.5

TanD(介電損耗系數(shù)): 0.02

Rho(導(dǎo)體的特性電阻):1.72e-08

H(走線距離底部接地平面的距離):1.6 mm(板厚)

H_t(走線和頂部地平面之間的距離):10000毫米(我們使用最外層進(jìn)行查分對(duì)走線,這個(gè)參數(shù)可以設(shè)置比較大甚至近似無(wú)窮,如果你在兩個(gè)地平面之間走線,可以設(shè)置這個(gè)參數(shù)為FR4厚度)

T(銅厚度):0.03556 mm(對(duì)應(yīng)1盎司銅)

Rough(表面粗糙度):0(我們的計(jì)算不需要)

mu Rel C(導(dǎo)體相對(duì)磁導(dǎo)率):1(計(jì)算中不需要)

在物理參數(shù)部分,我們輸入所需的走線設(shè)置。我們?cè)陂_(kāi)始的時(shí)候一般都會(huì)設(shè)置差分對(duì)兩線之間的距離盡可能小,這樣也會(huì)讓走線更窄,后面會(huì)根據(jù)需要修改走線的寬度(W),直到達(dá)到所需的差分阻抗。注意,走線的長(zhǎng)度(L)并不重要。

開(kāi)始的差分線之間的間距為0.1524 mm (一些快板廠需要的最小值),并調(diào)整走線寬度(W),直到你得到一個(gè)Zodd約45 Ω。注意,Zdiff(差分阻抗)等于2 * Zodd,因此Zodd為45 Ω給出了Zdiff為90 Ω。按下“分析”按鈕來(lái)計(jì)算電氣參數(shù)。

我們會(huì)發(fā)現(xiàn),0.77毫米的走線寬度可以讓差分阻抗非常接近90 Ω。

PCB板的設(shè)置

打開(kāi)PCB布局工具(pcbnew),進(jìn)入文件》板設(shè)置。確保您的設(shè)計(jì)規(guī)則》約束符合您的制造商可以生產(chǎn)的。然后,前往項(xiàng)目》網(wǎng)絡(luò)類。

用您的差分對(duì)名稱添加一個(gè)新的網(wǎng)絡(luò)類(我給我的名稱為“USB Data”)。將間隙設(shè)置為制造商的最小值,并將走線寬度(單根走線)設(shè)置為與默認(rèn)類的寬度相同。改變DP寬度為我們計(jì)算的線寬(0.77 mm),改變DP間隙為我們計(jì)算的間距(0.1524 mm)。

在右下角,高亮兩個(gè)差分對(duì)網(wǎng)名。在分配網(wǎng)絡(luò)類,選擇您的差分對(duì)網(wǎng)絡(luò)類名稱(在此為“USB Data”),并單擊分配到選定的網(wǎng)。現(xiàn)在,你的差分對(duì)線將遵循我們剛剛創(chuàng)建的網(wǎng)絡(luò)規(guī)則。

差分對(duì)走線

點(diǎn)擊走線工具(或按“x”鍵)進(jìn)入走線選擇模式。在本例中,由于封裝的焊盤非常小,我們需要在使用差分對(duì)工具之前先離開(kāi)焊盤。點(diǎn)擊差分對(duì)線中的其中一個(gè)。

您可能會(huì)發(fā)現(xiàn)(如果DP寬度很大,就像這個(gè)2層板的情況一樣),KiCad不希望對(duì)線路進(jìn)行走線。所以,在走線工具仍然激活的情況下,右鍵單擊》選擇通過(guò)/走線寬度》使用自定義值…

再次左鍵單擊以開(kāi)始走線跟蹤。盡量從焊盤均勻地扇形離開(kāi),避免90°彎曲。

單擊“走線》差分對(duì)走線”。單擊其中一個(gè)走線,工具將自動(dòng)開(kāi)始使用指定的參數(shù)來(lái)完成這兩個(gè)走線。

如果你的走線距離太遠(yuǎn),你應(yīng)該將你的“扇形”軌跡移近一點(diǎn),因?yàn)槟阈枰罘謱?duì)盡可能保持準(zhǔn)確的分離距離。您還可以讓差分對(duì)開(kāi)始向另一個(gè)方向移動(dòng),以允許工具匹配差分對(duì)線之間的間距。

繼續(xù)在元件之間進(jìn)行走線。注意,如果你需要在某些地方停下來(lái)(比如,上拉/下拉電阻),你應(yīng)該盡量通過(guò)這些焊盤,避免分叉。

走線應(yīng)盡可能地直,避免不必要的轉(zhuǎn)彎。有時(shí)候,你需要走線到板的外部邊緣的連接器,所以不得不使用45°拐彎來(lái)逐漸彎曲。

同樣,如果差分對(duì)的寬度相對(duì)于終端元器件的焊盤過(guò)大,可以使用具有自定義寬度的單走線,將導(dǎo)線引入到焊盤上,但要盡量避免這種情況。

走線長(zhǎng)度盡可能一致

對(duì)于高速總線,您幾乎總是希望總線上的每一個(gè)數(shù)據(jù)位在同一時(shí)間到達(dá)目的地(或盡可能接近同一時(shí)間)。如果走線的長(zhǎng)度不同,每個(gè)數(shù)據(jù)位到達(dá)的時(shí)間也可能不同! 這就是所謂的“位偏差”,可能會(huì)對(duì)通信總線造成嚴(yán)重破壞。

通過(guò)選擇工具,選擇差分對(duì)線中的其中一根,查看一下它的總長(zhǎng)度。

點(diǎn)擊另一根線,從第一個(gè)網(wǎng)減去那個(gè)網(wǎng)的長(zhǎng)度。對(duì)我來(lái)說(shuō),我得到21.1484毫米- 18.0616毫米= 3.0868毫米。這在USB數(shù)據(jù)線的允許偏差3.81 mm范圍內(nèi),所以我應(yīng)該沒(méi)問(wèn)題。

注意: 我還沒(méi)有測(cè)試這個(gè)板,我沒(méi)有一個(gè)足夠好的示波器來(lái)驗(yàn)證我的走線是否良好。如果您有一個(gè)可測(cè)量480MHz的示波器,可以使用“眼圖”或“眼模式”來(lái)進(jìn)行測(cè)試。

要修復(fù)不匹配的長(zhǎng)度,可以使用差分對(duì)的走線》調(diào)整偏差工具。啟動(dòng)工具,點(diǎn)擊凈長(zhǎng)度較短的走線段。右鍵單擊并選擇長(zhǎng)度調(diào)優(yōu)設(shè)置…打開(kāi)調(diào)優(yōu)選項(xiàng)。

在大多數(shù)情況下,你會(huì)希望偏差為0。請(qǐng)隨意調(diào)整其他參數(shù),以滿足您的PCB制造要求。單擊OK。

沿著您希望調(diào)優(yōu)的走線移動(dòng)鼠標(biāo),當(dāng)工具試圖找出如何增加較短的軌跡的長(zhǎng)度時(shí),您應(yīng)該會(huì)看到蛇形路徑出現(xiàn)。

注意:在上面的例子中,我假設(shè)我使用0.8毫米厚的PCB與0.003英寸(0.0762毫米)的線間距。這使得我可以在演示中使用更薄的數(shù)據(jù)線,因?yàn)楣ぞ吲c我實(shí)際電路板上的超寬走線不兼容。

你通常想要蛇形部分被添加到更接近不匹配發(fā)生的地方(對(duì)我來(lái)說(shuō),這是更接近Hirose連接器,因?yàn)槁窂酵ǔ8笨拷?a target="_blank">USB連接器)。工具還會(huì)告訴你添加的東西是否修復(fù)了偏差。

單擊“接受路徑修改”。

注意,如果您正在與一個(gè)大型的并行總線(超過(guò)2數(shù)據(jù)行),您可以使用“走線”》“調(diào)整單走線長(zhǎng)度”來(lái)添加蛇形走線到較短的走線,使這些走線的最終長(zhǎng)度與最長(zhǎng)的數(shù)據(jù)線長(zhǎng)度一致。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電阻
    +關(guān)注

    關(guān)注

    87

    文章

    5595

    瀏覽量

    174017
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    969

    瀏覽量

    46874
  • 計(jì)算器
    +關(guān)注

    關(guān)注

    16

    文章

    439

    瀏覽量

    37822
  • KiCAD
    +關(guān)注

    關(guān)注

    5

    文章

    215

    瀏覽量

    9276

原文標(biāo)題:如何進(jìn)行差分對(duì)走線(以KiCad中對(duì)USB布線為例)

文章出處:【微信號(hào):DBDevs,微信公眾號(hào):數(shù)據(jù)分析與開(kāi)發(fā)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    請(qǐng)問(wèn)ADS1256的輸入阻抗怎么測(cè)試?

    datasheet 里面的 輸入阻抗,分為兩種情況。 第一種是關(guān)閉buffer,此時(shí)的不同PGA的輸入最骯不同,但基本都在 KΩ的
    發(fā)表于 12-13 14:41

    輸入至輸出電路設(shè)計(jì)

    輸入至輸出電路設(shè)計(jì)
    的頭像 發(fā)表于 11-30 01:04 ?612次閱讀
    <b class='flag-5'>差</b><b class='flag-5'>分</b>輸入至<b class='flag-5'>差</b><b class='flag-5'>分</b>輸出電路設(shè)計(jì)

    阻抗匹配計(jì)算分走線設(shè)置

    ad,cadense 阻抗匹配計(jì)算分走線設(shè)置
    發(fā)表于 10-17 16:59 ?2次下載

    放大電路的工作過(guò)程介紹

    模信號(hào)和共模信號(hào)。模信號(hào)是指兩個(gè)輸入端接收到的大小相等、極性相反的信號(hào),而共模信號(hào)則是大小相等、極性相同的信號(hào)。電路的設(shè)計(jì)目的是放大差模信號(hào)并抑制共模信號(hào)。 放大電路的工作
    的頭像 發(fā)表于 10-04 15:55 ?698次閱讀
    <b class='flag-5'>差</b><b class='flag-5'>分</b>放大電路的工作<b class='flag-5'>過(guò)程</b>介紹

    LME49990的輸入阻抗是多少呢?

    LME49990的輸入阻抗是多少呢?datasheet沒(méi)有顯示
    發(fā)表于 09-25 06:40

    運(yùn)放的輸入阻抗是指輸入阻抗還是共模輸入阻抗

    請(qǐng)教各位, 1. 運(yùn)放的輸入阻抗是指輸入阻抗還是共模輸入阻抗? 2. 二者有什么差別呢? 3. 從電路的角度,二者與運(yùn)放輸入端的連接
    發(fā)表于 08-16 06:25

    請(qǐng)問(wèn)輸入阻抗和輸入阻抗有什么樣的區(qū)別?

    輸入阻抗和輸入阻抗有什么樣的區(qū)別?
    發(fā)表于 08-14 07:51

    選用放大電路作為輸入級(jí)的原因

    輸入端的電壓成正比。這種電路的基本結(jié)構(gòu)包括兩個(gè)晶體管,它們通常以對(duì)稱的方式配置,以實(shí)現(xiàn)對(duì)輸入信號(hào)的放大。 2. 放大電路的優(yōu)點(diǎn) 2.1 高輸入阻抗
    的頭像 發(fā)表于 08-07 15:06 ?1192次閱讀

    恒流源放大電路有什么優(yōu)點(diǎn)

    恒流源放大電路是一種廣泛應(yīng)用于模擬電路設(shè)計(jì)中的電路結(jié)構(gòu),具有許多優(yōu)點(diǎn)。以下是對(duì)恒流源放大電路優(yōu)點(diǎn)的分析: 高輸入阻抗 恒流源
    的頭像 發(fā)表于 08-02 15:45 ?1676次閱讀

    阻抗與單端阻抗的關(guān)系是什么

    阻抗與單端阻抗是電子電路設(shè)計(jì)中非常重要的概念,它們?cè)谛盘?hào)傳輸、信號(hào)完整性、電磁兼容性等方面起著關(guān)鍵作用。
    的頭像 發(fā)表于 07-15 11:09 ?3699次閱讀

    阻抗為什么是100歐姆

    阻抗是電子電路中的一個(gè)重要概念,它指的是分信號(hào)傳輸線上的阻抗值。分信號(hào)是一種信號(hào)傳輸方式
    的頭像 發(fā)表于 07-15 11:07 ?4911次閱讀

    阻抗和單端阻抗區(qū)別在哪

    阻抗和單端阻抗是電子電路設(shè)計(jì)中兩種常見(jiàn)的阻抗形式,它們?cè)谛盘?hào)傳輸、電路設(shè)計(jì)和系統(tǒng)性能方面有著重要的作用。 一、
    的頭像 發(fā)表于 07-15 11:02 ?3939次閱讀

    放大電路模放大倍數(shù)的計(jì)算方法

    放大電路是一種具有高輸入阻抗、低噪聲和高共模抑制比的放大電路,廣泛應(yīng)用于模擬信號(hào)處理、數(shù)據(jù)采集和傳感器信號(hào)調(diào)理等領(lǐng)域。放大電路的
    的頭像 發(fā)表于 07-08 14:51 ?5542次閱讀

    如何利用實(shí)時(shí)示波器測(cè)量差阻抗

    阻抗是電子系統(tǒng)中一個(gè)關(guān)鍵參數(shù),它反映了分信號(hào)在傳輸過(guò)程中的阻抗特性。準(zhǔn)確測(cè)量差
    的頭像 發(fā)表于 05-27 16:19 ?1860次閱讀

    如何使用雙端口網(wǎng)絡(luò)分析儀測(cè)量差阻抗

    隨著電子技術(shù)的飛速發(fā)展,阻抗測(cè)量在高速電路設(shè)計(jì)、信號(hào)完整性分析等領(lǐng)域的重要性日益凸顯。阻抗
    的頭像 發(fā)表于 05-15 18:23 ?2666次閱讀