FPGA方案

隨著一款產(chǎn)品在研發(fā)階段的日漸成熟，實(shí)現(xiàn)的功能也日趨復(fù)雜化和多樣化，對(duì)產(chǎn)品功能實(shí)現(xiàn)重定義的應(yīng)用需求也在日益加大。產(chǎn)品功能重定義就是在不改動(dòng)設(shè)備硬件設(shè)計(jì)的前提下，通過(guò)更改FPGA的程序文件，達(dá)到產(chǎn)品功能重定義的方法。

一般的產(chǎn)品在設(shè)計(jì)時(shí)，研發(fā)會(huì)按照產(chǎn)品的定義完成功能代碼的開發(fā)，然后用JTAG接口進(jìn)行燒錄、調(diào)試，但是等產(chǎn)品上線時(shí)，所有的固件就會(huì)被固化，并且因?yàn)镴TAG接口過(guò)于笨重，我們一般是不保留該接口；所以也無(wú)法在產(chǎn)品完成固化后進(jìn)行重新燒錄進(jìn)行重定義的操作。

目前也有一些應(yīng)用方案會(huì)使用BLE/WIFI SOC+存儲(chǔ)芯片的架構(gòu)，BLE/WIFI SOC負(fù)責(zé)存儲(chǔ)芯片的讀寫，存儲(chǔ)芯片作為FPGA的程序代碼存儲(chǔ)器，工作時(shí)，BLE/WIFI SOC將存儲(chǔ)芯片中的數(shù)據(jù)讀出，并按照特定時(shí)序（FPGA加載時(shí)序）發(fā)送到FPGA，此過(guò)程即為FPGA的數(shù)據(jù)加載流程，如果需要升級(jí)功能，通過(guò)無(wú)線進(jìn)行遠(yuǎn)程OTA升級(jí)。而本方案是無(wú)需其它芯片參與的情況下通過(guò)邏輯設(shè)計(jì)和UART口進(jìn)行產(chǎn)品功能的重定義。

邏輯設(shè)計(jì)

本方案的核心就是雙啟動(dòng)，其中區(qū)域1為固化區(qū)域，此區(qū)域非功能區(qū)域，而是負(fù)責(zé)區(qū)域2的管理，其中區(qū)域2為功能區(qū)域，每次的功能重定義就是對(duì)區(qū)域2的刷新。區(qū)域2的刷新通過(guò)PC和串口調(diào)試助手模擬上位機(jī)，傳輸工程的 Bin 文件到 fpga 啟動(dòng)配置的Flash 中，實(shí)現(xiàn)兩個(gè)存儲(chǔ)到 flash 程序的跳轉(zhuǎn)完成固件升級(jí)操作。

設(shè)置兩個(gè)區(qū)域，第一個(gè)區(qū)域執(zhí)行程序1，完成對(duì)區(qū)域2的管理和升級(jí)工作。第二個(gè)區(qū)域的程序2是我們用戶設(shè)計(jì)的功能程序或者說(shuō)產(chǎn)品程序。在 FPGA 啟動(dòng)中， 如果我們不升級(jí)區(qū)域 2 的程序，那么自動(dòng)通過(guò) ICap 接口跳轉(zhuǎn)到區(qū)域2的程序中。 區(qū)域1起始地址 0x0，區(qū)域2起始地址 0x0100000。

在本方案中，設(shè)計(jì)區(qū)域1的程序?qū)崿F(xiàn)的功能為：上電后自動(dòng)加載此程序，此時(shí)開始計(jì)時(shí)如果 20 秒內(nèi)沒(méi)有檢測(cè)到串口發(fā)送的擦除指令，那么我們啟動(dòng) icap 跳轉(zhuǎn)，跳轉(zhuǎn)到區(qū)域 2 程序中。

如果希望再次升級(jí)的話必須重新給板卡上電使得程序回到區(qū)域1中。

流程圖如下：

頂層結(jié)構(gòu)圖如下：

FPGA uart接收模塊，接收上位機(jī)發(fā)送的數(shù)據(jù)，并實(shí)現(xiàn)波特率為115200的uart協(xié)議的串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換，將數(shù)據(jù)發(fā)送至flash_ctrl模塊，F(xiàn)lash_ctrl模塊是flash的控制模塊，該模塊自定義了一個(gè)簡(jiǎn)單的協(xié)議，根據(jù)uart指令來(lái)控制flash的擦除、讀、寫，協(xié)議包括三種數(shù)據(jù)包來(lái)對(duì)應(yīng)相應(yīng)的指令，再將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的模塊；而由flash擦除、讀、寫三個(gè)模塊處理的數(shù)據(jù)返回后經(jīng)過(guò)uart_tx模塊返回上位機(jī)，本文中即返回PC機(jī)串口模塊。

責(zé)任編輯：haq