前言

高速PCB不同種類的電源平面分割后，如何處理直流壓降過大?

大電流平面的縫合過孔是不是越多越好?

去耦電容是使用相同容量的電容并聯(lián)，還是使用多個不同容量的電容并聯(lián)?

去耦電容的數(shù)量是否是越多越好，如何通過控制電容數(shù)量來節(jié)約成本?

電子產(chǎn)品發(fā)展趨勢

1965年時任仙童半導體公司研究開發(fā)實驗室主任的摩爾應邀為《電子學》雜志35周年?？瘜懥艘黄^察評論報告，題目是：“讓集成電路填滿更多的元件”。在摩爾開始繪制數(shù)據(jù)時，發(fā)現(xiàn)了一個驚人的趨勢：每個新芯片大體上包含其前任兩倍的容量，每個芯片的產(chǎn)生都是在前一個芯片產(chǎn)生后的18-24個月內(nèi)。摩爾的觀察資料，就是現(xiàn)在所謂的摩爾定律。與摩爾定律相對應，Intel公司的CPU芯片也具有一個規(guī)律，它的時鐘頻率大約每兩年就要加倍。i486處理器工作于25MHz，而奔騰4處理器的速度達3GHz以上。數(shù)十億晶體管處理器的處理速度可達20GHz。隨著處理器等芯片的晶體管數(shù)量和速度的提升，為了解決功耗、散熱等問題發(fā)明了很多新材料和新結(jié)構(gòu)。同時，互連封裝技術(shù)也在迅速發(fā)展，當前，3D封裝已經(jīng)廣泛應用于部分消費類電子產(chǎn)品中。

摩爾定律作為電子制造產(chǎn)業(yè)鏈的金科玉律，一直屹立于科技發(fā)展的前沿，給整個電子制造產(chǎn)業(yè)鏈指明了非常明晰的發(fā)展方向，可謂厚澤萬物。電子產(chǎn)業(yè)在摩爾定律的驅(qū)動下，產(chǎn)品的功能越來越強，集成度越來越高，信號的速率越來越快，產(chǎn)品的研發(fā)周期也越來越短。

高速電路電源完整性設計面臨的挑戰(zhàn)

集成電路沿摩爾定律發(fā)展的趨勢為當代電子系統(tǒng)的電源分配網(wǎng)絡(PDN)設計與電源完整性(PI)分析提出了日益嚴峻的挑戰(zhàn)：

1.低電壓供電的芯片集成度越來越高

電壓越低，每個器件引腳上需要的電流就越大，就會導致直流壓降越大;電壓越低，控制壓降的要求就越嚴，典型的電壓要求通常為±5%，這就意味著允許的直流壓降更小。器件集成度越高，集成電路周圍的走線就會越密，從而導致電源網(wǎng)絡中的電流密度更高，直流壓降也更大。

2.PCB設計向高速高密度發(fā)展

目前，PCB上的空間越來越小，信號走線越來越密，沒有多少地方可實現(xiàn)寬敞的電源平面。這樣的結(jié)果是，電源平面和地平面都會被其他網(wǎng)絡過孔周圍的反焊盤所穿透，如下圖所示。由于層面有很多孔洞，顯然可供電流流動的路徑就會變得更細，因此，電源平面的電阻就會變得更大，導致直流壓降也更大。

3.PDN去耦電容優(yōu)化難度增加

電源的PDN系統(tǒng)要求每個系統(tǒng)元件都能得到正常工作電壓，那么就要對電源進行阻抗控制。只要電源阻抗控制在目標阻抗以下，那么電壓傳輸就會有一個良好的性能保障。而實際設計中，PDN上連接了種類數(shù)量眾多的各種去耦電容器，它們是PDN最重要的組成部分，幾乎就決定了PDN的質(zhì)量。PDN能有效地抑制噪聲到底需要多少個電容?這些電容放置在哪?怎么安裝?如何在保證電源良好的性能基礎上，通過刪減電容來減輕PCB布局的緊張，進而還能節(jié)約設計成本是電源完整性分析的一大挑戰(zhàn)。

4.大電流下的電熱協(xié)同分析

隨著芯片的集成度越來越高，芯片電源的供電電流越來越大，無源鏈路上產(chǎn)生的功率損耗也越來越大。此部分的損耗會以熱的方式呈現(xiàn)出來，從而導致熱設計風險，同時無源鏈路也會受到溫度的影響，所以大電流下的電熱協(xié)同分析就顯得特別重要。

綜上所述，目前高速電路電源完整性面臨著低電壓供電的芯片集成度越來越高，PCB設計向高速高密度發(fā)展，PDN去耦電容優(yōu)化難度增加，大電流下的電熱協(xié)同分析等各種挑戰(zhàn)。為了能夠保證系統(tǒng)的穩(wěn)定運行，為芯片提供穩(wěn)定的電源和電流，提高電源質(zhì)量，降低系統(tǒng)的總體電源阻抗，提高產(chǎn)品的可靠性和穩(wěn)定性。芯和半導體推出了全面的電源完整性仿真分析解決方案Hermes PSI。

芯和半導體高速電路電源完整性解決方案

Hermes PSI是一款面向電子產(chǎn)品進行電源完整性分析、信號與電源協(xié)同分析、電熱協(xié)同分析的工具，設計師可利用此工具導入PCB板和封裝設計文件以及他們的物理結(jié)合，還可幫助設計師進行die和電源調(diào)整模塊模型結(jié)合的端到端的電源完整性頻域AC阻抗分析、DC壓降分析、時域紋波噪聲分析。最終為電子產(chǎn)品提供最佳競爭力的電源完整性解決方案。

1.DC壓降分析

Hermes PSI能夠識別PCB/SiP設計中潛在的直流壓降等問題。如過多的直流壓降，可能會導致IC器件出現(xiàn)故障。還有過高的電流密度或過大的過孔電流，可能會導致PCB/SiP的損壞。所有的仿真結(jié)果都可以通過圖形化的方式查看，同時也能夠生成仿真報告，這些都將幫忙工程師快速定位電源分配的DC問題。

2.AC頻域阻抗分析

Hermes PSI能夠幫助設計師優(yōu)化電源分配網(wǎng)絡(PDN)，通過AC opt分析可以確定PDN有效地抑制噪聲最少需要多少個電容?能夠幫助工程師得到最佳性能、最小面積、最小成本的分析結(jié)果。

3.電熱協(xié)同仿真分析

Hermes PSI能夠通過無源鏈路功率損耗作為熱源進行系統(tǒng)熱分析，同時系統(tǒng)熱分析的溫度分布作為無源鏈路分析的輸入，經(jīng)過多次迭代分析最后達到熱平衡。進而得到真正意義上的PCB/SiP電熱分析結(jié)果。

總結(jié)

本文介紹了高速電路電源完整性設計面臨的多種挑戰(zhàn)。芯和半導體針對這些挑戰(zhàn)，提出了最佳競爭力的電源完整性解決方案，設計者可以輕松實現(xiàn)PCB/SiP設計的DC壓降分析、AC頻域阻抗分析、電熱協(xié)同仿真分析等，幫助設計者降低了設計冗余，規(guī)避潛在風險，縮短了產(chǎn)品開發(fā)周期，同時也相應的降低產(chǎn)品成本。

芯和半導體EDA介紹

芯和半導體成立于2010年，是國內(nèi)唯一提供“半導體全產(chǎn)業(yè)鏈仿真EDA解決方案”的供應商。芯和半導體EDA是新一代智能電子產(chǎn)品中設計高頻/高速電子組件的首選工具，它包括了三大產(chǎn)品線：

芯片設計仿真產(chǎn)品線為晶圓廠提供了精準的PDK設計解決方案, 為芯片設計公司提供了片上高頻寄生參數(shù)提取與建模的解決方案;

先進封裝設計仿真產(chǎn)品線為傳統(tǒng)型封裝和先進封裝提供了高速高頻電磁場仿真的解決方案;

高速系統(tǒng)設計仿真產(chǎn)品線為PCB板、組件、系統(tǒng)的互連結(jié)構(gòu)提供了快速建模與無源參數(shù)抽取的仿真平臺，解決了高速高頻系統(tǒng)中的信號、電源完整性問題。

芯和半導體EDA的強大功能基于：自主知識產(chǎn)權(quán)的多種尖端電磁場和電路仿真求解技術(shù)、繁榮的晶圓廠和合作伙伴生態(tài)圈(芯和半導體EDA在所有主流晶圓廠的先進工藝節(jié)點和先進封裝上得到了不斷驗證)、以及支持基于云平臺的高性能分布式計算技術(shù)，在5G、智能手機、物聯(lián)網(wǎng)、汽車電子和數(shù)據(jù)中心等領(lǐng)域已得到廣泛應用。

關(guān)于芯和半導體

芯和半導體是國產(chǎn) EDA 行業(yè)的領(lǐng)軍企業(yè)，提供覆蓋 IC、封裝到系統(tǒng)的全產(chǎn)業(yè)鏈仿真 EDA 解決方案，致力于賦能和加速新一代高速高頻智能電子產(chǎn)品的設計。 芯和半導體自主知識產(chǎn)權(quán)的 EDA 產(chǎn)品和方案在半導體先進工藝節(jié)點和先進封裝上不斷得到驗證，并在 5G、智能手機、物聯(lián)網(wǎng)、人工智能和數(shù)據(jù)中心等領(lǐng)域得到廣泛應用，有效聯(lián)結(jié)了各大 IC 設計公司與制造公司。 芯和半導體同時在全球 5G 射頻前端供應鏈中扮演重要角色，其通過自主創(chuàng)新的濾波器和系統(tǒng)級封裝設計平臺為手機和物聯(lián)網(wǎng)客戶提供射頻前端濾波器和模組，并被全球著名的半導體分析機構(gòu)Yole列入全球IPD濾波器設計的主要供應商之一(Dedicated IPD Filter Design House)。 芯和半導體創(chuàng)建于 2010 年，前身為芯禾科技，運營及研發(fā)總部位于上海張江，在蘇州、武漢設有研發(fā)分中心，在美國硅谷、北京、深圳、成都、西安設有銷售和技術(shù)支持部門。其中，濾波器業(yè)務擁有自有品牌 XFILTER，由旗下全資核心企業(yè)，上海芯波電子科技有限公司負責開發(fā)與運營。

原文標題：【解決方案】高速電路電源完整性解決方案

文章出處：【微信公眾號：Xpeedic】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
審核編輯:湯梓紅