在開發(fā)FPGA綁定管腳時(shí),經(jīng)常會(huì)看到HP Bank、HR Bank和HD Bank,它們分別是什么意思?分別可以適用于哪些應(yīng)用個(gè)???
首先我們要明確一點(diǎn),這幾個(gè)概念都是在7系列之后才有的,其中7系列的FPGA中有HP Bank和HR Bank,UltraScale FPGA有HP Bank、HR Bank和HD Bank,但并不是一個(gè)FPGA中會(huì)同時(shí)包含HP/HR/HD Bank。
HP:High Performance
HR:High Range
HD:High Density
HP Bank,從名字就可以看出來(lái),應(yīng)用于高性能也就是速度比較高的場(chǎng)景,比如DDR或者其它高速差分總線(不是gtx),由于速率比較高,Bank電壓最高也只能到1.8V。
HR Bank表示支持wider range of I/O standards,最高能夠支持到3.3V的電壓。
HD Bank應(yīng)用于低速I/O的場(chǎng)景,最高速率限制在250M以內(nèi),最高電壓也是支持到3.3V
Kintex UltraScale 和Virtex UltraScale中有HP Bank和HR Bank,Virtex UltraScale+系列中只有HP Bank,Zynq UltraScale+ MPSoC 和Kintex UltraScale+ 系列包含HP和HR Bank。
由于應(yīng)用場(chǎng)景不同,支持的IO原語(yǔ)也有差異,下圖是7系列FPGA HP Bank和HR Bank支持的特性:
下圖是UltraScale系列FPGA HP Bank和HR Bank支持的特性:
HD Bank由于相對(duì)特殊一些,單獨(dú)列了出來(lái):
在UG575中也可以看到不同的FPGA中HR、HP和HD Bank的IO數(shù)量:
這里我們講到了7系列和UltraScale系列,就順便提一下UltraScale系列相對(duì)7系列的新的feature:
審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1645文章
22036瀏覽量
618079 -
電壓
+關(guān)注
關(guān)注
45文章
5707瀏覽量
117881 -
管腳
+關(guān)注
關(guān)注
1文章
230瀏覽量
32736
發(fā)布評(píng)論請(qǐng)先 登錄
XILINX XCZU67DR FPGA完整原理圖
Sky5? LB/MB/HB LNA Bank 模塊 skyworksinc

AN195 GD32F5xx雙bank切換

xilinx FPGA IOB約束使用以及注意事項(xiàng)

【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】Key-test
基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實(shí)戰(zhàn)指南
【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】測(cè)試一
ADS4249EVM使用的1.8V的COMS型數(shù)據(jù)輸出,可以接到bank電壓是3.3V的FPGA上使用嗎?
采用Xilinx FPGA的AFE79xx SPI啟動(dòng)指南

【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】+03.SFP光口測(cè)試(zmj)
Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

如何申請(qǐng)xilinx IP核的license

hd是什么意思,怎么關(guān)閉
如何在FPGA中實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器

評(píng)論