一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis下Zynq硬件平臺的測試

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀

在Zynq開發(fā)時(shí),在Vivado中新建Zynq硬件平臺,加入DMA、AXI接口模塊,在進(jìn)行構(gòu)建軟件系統(tǒng)之前,通常需要對硬件平臺進(jìn)行驗(yàn)證,檢測模塊新建過程中是否存在問題。下面對這一過程進(jìn)行簡單介紹。

導(dǎo)出硬件平臺
在完成硬件平臺搭建后,F(xiàn)ile-> Export->Export Hardware,選擇Fixed,include bitstream,導(dǎo)出.xsa文件。

poYBAGIMpvyAABZIAAJ_a-2vhBM441.png

在Vitis中新建工程
在Vivado中打開Vitis,Tool->Launch Vitis IDE,在Workspace中輸入Vitis工作目錄。

poYBAGIMpv6AV_mgAAFgLLk01Hc042.png

點(diǎn)擊Create Application Project,選擇Create a new platform from hardware(XSA),選擇之前生成的.xsa文件,新建工程zynq7035。

pYYBAGIMpwCAO9BLAAJM_WP2LB8507.png

pYYBAGIMpwGATc1HAAD4tIeSWKk894.png

新建Empty Application,F(xiàn)inish。

編寫裸機(jī)軟件代碼
建立好工程后,在src中加入軟件代碼,點(diǎn)擊Import Sources,選擇編寫好的代碼。

pYYBAGIMpwOAFmZTAADpiXLHApk378.png

編譯代碼,Build Project。

Vivado和Vitis聯(lián)合調(diào)試
使用Vivado和Vitis聯(lián)合調(diào)試分為以下步驟:

  • 在vitis中運(yùn)行調(diào)試程序
  • 在vivado中下載程序,設(shè)置ila觸發(fā)條件
  • 在vitis中單步運(yùn)行程序
  • 在vivado中查看ila輸出結(jié)果,在vitis中查看調(diào)試結(jié)果

在vitis中運(yùn)行調(diào)試程序

右擊工程文件,Debug as->1,進(jìn)入調(diào)試界面

在vivado中下載程序

同時(shí)下載.bit和ltx文件,下載后遇到如下問題:

poYBAGIMpwWACi_qAAJi7xNsidU307.png

在Vitis中運(yùn)行一下軟件代碼,然后refresh device可以解決。原因也很好理解,ila時(shí)鐘使用PS輸出,PS先運(yùn)行后才能輸出時(shí)鐘。

在vitis中單步運(yùn)行程序

在Window中點(diǎn)擊Memory,輸入要查看數(shù)據(jù)在內(nèi)存中的地址,在Memory中查看數(shù)據(jù)。

pYYBAGIMpwiAUpvyAAZPHalmkhw029.png

單步運(yùn)行程序程序

poYBAGIMpwmADkz-AAAklM1vj9s470.png

重復(fù)上述過程,完成代碼調(diào)試。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    614

    瀏覽量

    47903
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    147

    瀏覽量

    7774
收藏 人收藏

    評論

    相關(guān)推薦

    電磁兼容與信息安全測試平臺

    測試平臺 定義:電磁兼容測試平臺是一種用于評估電子設(shè)備在電磁環(huán)境中的兼容性的測試系統(tǒng)。它主要用于測量設(shè)備在特定電磁條件
    的頭像 發(fā)表于 02-27 16:08 ?224次閱讀

    加速電機(jī)控制器開發(fā):EasyGo硬件在環(huán)測試平臺一站式解決方案

    開發(fā)的需求,提供了硬件在環(huán)測試平臺一站式解決方案。該方案運(yùn)用前沿仿真架構(gòu),目前具備種類最為齊全、覆蓋最為全面的電機(jī)模型、編碼器的實(shí)時(shí)仿真,以及非線性變參處理能力,既能高精度模擬電機(jī)特性,又可模擬故障
    發(fā)表于 01-16 11:48

    使用AMD Vitis進(jìn)行嵌入式設(shè)計(jì)開發(fā)用戶指南

    Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡)為目標(biāo)的異構(gòu)嵌入式應(yīng)用。 Vitis 工具包括: C++ 編譯器、庫和本征函數(shù),適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發(fā)表于 01-08 09:33 ?1162次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計(jì)開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?847次閱讀

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?579次閱讀

    Xilinx ZYNQ 7000系列SoC的功能特性

    本文介紹Xilinx ZYNQ 7000系列SoC的功能特性、資源特性、封裝兼容性以及如何訂購器件。
    的頭像 發(fā)表于 10-24 15:04 ?2194次閱讀
    Xilinx <b class='flag-5'>ZYNQ</b> 7000系列SoC的功能特性

    zynq7000 BSP無法在u-boot加載運(yùn)行怎么解決?

    1、硬件配置zynq7000 zedboard 2、下載git,回退到支持zynq7000 的bsp包 3、采用xilinx sdk工具可以運(yùn)行thread-zynq7000.elf
    發(fā)表于 09-27 09:26

    正點(diǎn)原子ZYNQ7015開發(fā)板!ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2,性能強(qiáng)悍,資料豐富!

    提供了豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis裸機(jī)開發(fā)、Linux系統(tǒng)開發(fā)和PCle開發(fā)! 一、重磅新品!正點(diǎn)原子FPGA新品ZYNQ7015開發(fā)板&核心板 二
    發(fā)表于 09-14 10:12

    zynq7000 BSP無法在u-boot加載運(yùn)行,為什么?

    1、硬件配置zynq7000 zedboard 2、下載git,回退到支持zynq7000 的bsp包 3、采用xilinx sdk工具可以運(yùn)行thread-zynq7000.elf
    發(fā)表于 09-13 07:06

    [XILINX] 正點(diǎn)原子ZYNQ7035/7045/7100開發(fā)板發(fā)布、ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2!

    豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis裸機(jī)開發(fā)、Linux系統(tǒng)開發(fā)和PCIe開發(fā)等教學(xué)領(lǐng)域,助力開發(fā)者輕松上手! 一、重磅新品!正點(diǎn)原子FPGA新品ZYNQ7035/7045/7100
    發(fā)表于 09-02 17:18

    如何使用AP525測試泰凌硬件的音頻指標(biāo)(二)— AP525測試平臺介紹

    本章節(jié)將以AP525為例,介紹儀器硬件接口及AP測試軟件界面及常規(guī)的序列測試操作流程,熟悉本章節(jié)后將以泰凌TLSR9518A EVB作為DUT測試不同模式
    發(fā)表于 06-26 09:32 ?1252次閱讀
    如何使用AP525<b class='flag-5'>測試</b>泰凌<b class='flag-5'>硬件</b>的音頻指標(biāo)(二)— AP525<b class='flag-5'>測試</b><b class='flag-5'>平臺</b>介紹

    一個(gè)更適合工程師和研究僧的FPGA提升課程

    ; ● 面向硬件開發(fā)者的Zynq UltraScale+MPSoC; ● Zynq UltraScale+ MPSoC系統(tǒng)架構(gòu)設(shè)計(jì); ● PetaLinux嵌入式系統(tǒng)設(shè)計(jì); ● 嵌入式
    發(fā)表于 06-05 10:09

    AMD Vitis?設(shè)計(jì)工具中的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計(jì)工具是 Vitis 設(shè)計(jì)工具變化較大的一個(gè)版本,設(shè)計(jì)流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?846次閱讀
    AMD <b class='flag-5'>Vitis</b>?設(shè)計(jì)工具中的Libraries新功能介紹

    簡談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    、IO及其他外設(shè)、用于工業(yè)控制領(lǐng)域如嵌入式應(yīng)用。 AP SoC的誕生背景: 在全可編程平臺設(shè)計(jì)階段,設(shè)計(jì)已經(jīng)從傳統(tǒng)上以硬件描述語言HDL為中心的硬件邏輯設(shè)計(jì),轉(zhuǎn)換到以C語言為代表的軟件為中心的功能
    發(fā)表于 05-08 16:23

    在Windows 10上創(chuàng)建并運(yùn)行AMD Vitis?視覺庫示例

    本篇文章將演示創(chuàng)建一個(gè)使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版 AMD Vitis
    的頭像 發(fā)表于 05-08 14:02 ?1091次閱讀
    在Windows 10上創(chuàng)建并運(yùn)行AMD <b class='flag-5'>Vitis</b>?視覺庫示例