一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis下Zynq硬件平臺(tái)的測(cè)試

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在Zynq開發(fā)時(shí),在Vivado中新建Zynq硬件平臺(tái),加入DMA、AXI接口模塊,在進(jìn)行構(gòu)建軟件系統(tǒng)之前,通常需要對(duì)硬件平臺(tái)進(jìn)行驗(yàn)證,檢測(cè)模塊新建過(guò)程中是否存在問(wèn)題。下面對(duì)這一過(guò)程進(jìn)行簡(jiǎn)單介紹。

導(dǎo)出硬件平臺(tái)
在完成硬件平臺(tái)搭建后,F(xiàn)ile-> Export->Export Hardware,選擇Fixed,include bitstream,導(dǎo)出.xsa文件。

poYBAGIMpvyAABZIAAJ_a-2vhBM441.png

在Vitis中新建工程
在Vivado中打開Vitis,Tool->Launch Vitis IDE,在Workspace中輸入Vitis工作目錄。

poYBAGIMpv6AV_mgAAFgLLk01Hc042.png

點(diǎn)擊Create Application Project,選擇Create a new platform from hardware(XSA),選擇之前生成的.xsa文件,新建工程zynq7035。

pYYBAGIMpwCAO9BLAAJM_WP2LB8507.png

pYYBAGIMpwGATc1HAAD4tIeSWKk894.png

新建Empty Application,F(xiàn)inish。

編寫裸機(jī)軟件代碼
建立好工程后,在src中加入軟件代碼,點(diǎn)擊Import Sources,選擇編寫好的代碼。

pYYBAGIMpwOAFmZTAADpiXLHApk378.png

編譯代碼,Build Project。

Vivado和Vitis聯(lián)合調(diào)試
使用Vivado和Vitis聯(lián)合調(diào)試分為以下步驟:

  • 在vitis中運(yùn)行調(diào)試程序
  • 在vivado中下載程序,設(shè)置ila觸發(fā)條件
  • 在vitis中單步運(yùn)行程序
  • 在vivado中查看ila輸出結(jié)果,在vitis中查看調(diào)試結(jié)果

在vitis中運(yùn)行調(diào)試程序

右擊工程文件,Debug as->1,進(jìn)入調(diào)試界面

在vivado中下載程序

同時(shí)下載.bit和ltx文件,下載后遇到如下問(wèn)題:

poYBAGIMpwWACi_qAAJi7xNsidU307.png

在Vitis中運(yùn)行一下軟件代碼,然后refresh device可以解決。原因也很好理解,ila時(shí)鐘使用PS輸出,PS先運(yùn)行后才能輸出時(shí)鐘。

在vitis中單步運(yùn)行程序

在Window中點(diǎn)擊Memory,輸入要查看數(shù)據(jù)在內(nèi)存中的地址,在Memory中查看數(shù)據(jù)。

pYYBAGIMpwiAUpvyAAZPHalmkhw029.png

單步運(yùn)行程序程序

poYBAGIMpwmADkz-AAAklM1vj9s470.png

重復(fù)上述過(guò)程,完成代碼調(diào)試。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    614

    瀏覽量

    48206
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    150

    瀏覽量

    7926
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?420次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?926次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?600次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    正點(diǎn)原子Z15I ZYNQ 開發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富!

    正點(diǎn)原子Z15I ZYNQ 開發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富! 正點(diǎn)原子Z15I ZYNQ開發(fā)板,核心板全工業(yè)級(jí)設(shè)計(jì),主控芯片
    發(fā)表于 05-30 16:59

    正點(diǎn)原子Z20 ZYNQ 開發(fā)板發(fā)布!板載FMC LPC、LVDS LCD和WIFI&amp;藍(lán)牙等接口,資料豐富!

    接口等外設(shè)。開發(fā)板提供了豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis開發(fā)、Linux系統(tǒng)開發(fā)和Qt開發(fā)! 一、資料下載 正點(diǎn)原子Z20 ZYNQ開發(fā)板/核心板:http
    發(fā)表于 05-30 16:55

    電磁兼容與信息安全測(cè)試平臺(tái)

    測(cè)試平臺(tái) 定義:電磁兼容測(cè)試平臺(tái)是一種用于評(píng)估電子設(shè)備在電磁環(huán)境中的兼容性的測(cè)試系統(tǒng)。它主要用于測(cè)量設(shè)備在特定電磁條件
    的頭像 發(fā)表于 02-27 16:08 ?360次閱讀

    加速電機(jī)控制器開發(fā):EasyGo硬件在環(huán)測(cè)試平臺(tái)一站式解決方案

    開發(fā)的需求,提供了硬件在環(huán)測(cè)試平臺(tái)一站式解決方案。該方案運(yùn)用前沿仿真架構(gòu),目前具備種類最為齊全、覆蓋最為全面的電機(jī)模型、編碼器的實(shí)時(shí)仿真,以及非線性變參處理能力,既能高精度模擬電機(jī)特性,又可模擬故障
    發(fā)表于 01-16 11:48

    使用AMD Vitis進(jìn)行嵌入式設(shè)計(jì)開發(fā)用戶指南

    Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡)為目標(biāo)的異構(gòu)嵌入式應(yīng)用。 Vitis 工具包括: C++ 編譯器、庫(kù)和本征函數(shù),適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發(fā)表于 01-08 09:33 ?1411次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計(jì)開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?1038次閱讀

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?728次閱讀

    Xilinx ZYNQ 7000系列SoC的功能特性

    本文介紹Xilinx ZYNQ 7000系列SoC的功能特性、資源特性、封裝兼容性以及如何訂購(gòu)器件。
    的頭像 發(fā)表于 10-24 15:04 ?2673次閱讀
    Xilinx <b class='flag-5'>ZYNQ</b> 7000系列SoC的功能特性

    zynq7000 BSP無(wú)法在u-boot加載運(yùn)行怎么解決?

    1、硬件配置zynq7000 zedboard 2、下載git,回退到支持zynq7000 的bsp包 3、采用xilinx sdk工具可以運(yùn)行thread-zynq7000.elf
    發(fā)表于 09-27 09:26

    正點(diǎn)原子ZYNQ7015開發(fā)板!ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2,性能強(qiáng)悍,資料豐富!

    提供了豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis裸機(jī)開發(fā)、Linux系統(tǒng)開發(fā)和PCle開發(fā)! 一、重磅新品!正點(diǎn)原子FPGA新品ZYNQ7015開發(fā)板&核心板 二
    發(fā)表于 09-14 10:12

    zynq7000 BSP無(wú)法在u-boot加載運(yùn)行,為什么?

    1、硬件配置zynq7000 zedboard 2、下載git,回退到支持zynq7000 的bsp包 3、采用xilinx sdk工具可以運(yùn)行thread-zynq7000.elf
    發(fā)表于 09-13 07:06

    [XILINX] 正點(diǎn)原子ZYNQ7035/7045/7100開發(fā)板發(fā)布、ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2!

    豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis裸機(jī)開發(fā)、Linux系統(tǒng)開發(fā)和PCIe開發(fā)等教學(xué)領(lǐng)域,助力開發(fā)者輕松上手! 一、重磅新品!正點(diǎn)原子FPGA新品ZYNQ7035/7045/7100
    發(fā)表于 09-02 17:18