一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于Vitis HLS的加速圖像處理

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀

1、unified2020.1
linux ubuntu18.04.2

推薦文檔鏈接:
https://xilinx.github.io/Vitis_Libraries/vision/2020.1/overview.html#hls...
https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Using-Vitis-Vision...
https://github.com/Xilinx/Vitis_Libraries
Vitis Vision庫(kù)是OpenCV和Vision功能的加速庫(kù),可在Vitis環(huán)境中使用,這些庫(kù)的L1目錄是示例設(shè)計(jì)。為了適應(yīng)各種用戶環(huán)境,從2020.1版本開(kāi)始,Xilinx不再使用Vivado / Vitis工具提供預(yù)安裝的OpenCV版本。盡管Vitis_hls編譯Vision庫(kù)不需要OpenCV,但是用戶測(cè)試驗(yàn)證使用時(shí)OpenCV。

2、linux下安裝opencv(opencv-3.4.12)
鏈接:https://opencv.org/releases/
sudo apt-get install build-essential
sudo apt-get install cmake git libgtk2.0-dev pkg-config libavcodec-dev libavformat-dev libswscale-dev libjpeg.dev libtiff4.dev
unzip opencv-3.4.12.zip
cd opencv-3.4.12
mkdir build
cd build
cmake -DCMAKE_BUILD_TYPE=Release -DOPENCV_GENERATE_PKGCONFIG=ON -DCMAKE_INSTALL_PREFIX=/usr/local …
make -j8
sudo make install

ldconfig -p |grep opencv
sudo ldconfig -v
qt中測(cè)試,報(bào)錯(cuò) failed to load module “canberra-gtk-module”
sudo apt-get install libcanberra-gtk-module

3、在vitis library中 每個(gè)類別提供三種代碼
L1:最低級(jí)的代碼,旨在用高級(jí)綜合工具綜合后,可以在Vitis(邏輯)中實(shí)現(xiàn)這些功能,或?qū)⑵溆米餍翴P開(kāi)發(fā)的一部分。
L2:中間級(jí)可以在Vitis中實(shí)現(xiàn)功能(邏輯)。不太懂也不關(guān)心!
L3:最高級(jí)提供了由多個(gè)加速內(nèi)核創(chuàng)建的應(yīng)用程序。不太懂也不關(guān)心!

4、在linux系統(tǒng)中測(cè)試
(1)復(fù)制L1/examples中的sobelfilter
(2)將build文件復(fù)制到文件夾(xf_config_params.h)這個(gè)文件存放的是濾波器的參數(shù)
(3)在data中輔助一個(gè)128x128的png圖像
(4)配置hls運(yùn)行前的環(huán)境

source /settings64.sh

export OPENCV_INCLUDE=

export OPENCV_LIB=

export LD_LIBRARY_PATH=$LD_LIBRARY_PATH:

(5)在此終端打開(kāi)vitis_hls
(6)新建hls工程
(7)添加源文件中所需的.cpp 和.h 并且在cflags中添加

-I
-std=c++0x(其他調(diào)用的.h文件的路徑,否則將頭文件復(fù)制到一個(gè)文件夾)

pYYBAGIMpwuAc9UmAADrfB2ykoA971.png

(8)在tb的cflags中添加

-I
-std=c++0x -I
(其他調(diào)用的.h文件的路徑,否則將頭文件復(fù)制到一個(gè)文件夾)

pYYBAGIMpw2AHjKZAAE0vQHNAl4672.png

(9)在連接器 (linker flags)中添加

-L
-lopencv_core -lopencv_imgcodecs -lopencv_imgproc

(10)在輸入(input arguments)中輸入圖片名稱
(11)保存

5、點(diǎn)擊綜合

poYBAGIMpw-AITWhAAG1CG9beLU462.png

6、點(diǎn)擊仿真

pYYBAGIMpxCABtm7AAE9t5LS-G0135.png

7、實(shí)驗(yàn)現(xiàn)象

pYYBAGIMpxGAKJ3wAAFETYgmib0808.png

8、協(xié)同仿真

poYBAGIMpxOAJiuVAADPoO7VQFY638.png

9、信號(hào)太多,挑模塊的輸入輸出即可,否則除非內(nèi)存很大,不然會(huì)卡死。

輸入數(shù)據(jù)

pYYBAGIMpxSAB2wjAARKrLzrrEI915.png

輸出數(shù)據(jù)

poYBAGIMpxaAQzk5AARSoBV0EnU897.png
審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 圖像處理
    +關(guān)注

    關(guān)注

    27

    文章

    1320

    瀏覽量

    57530
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    147

    瀏覽量

    7774
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Vivado HLS設(shè)計(jì)流程

    為了盡快把新產(chǎn)品推向市場(chǎng),數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開(kāi)發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來(lái)考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?489次閱讀
    Vivado <b class='flag-5'>HLS</b>設(shè)計(jì)流程

    圖像采集卡:現(xiàn)代圖像處理技術(shù)的關(guān)鍵組件

    在現(xiàn)代科技快速發(fā)展的背景下,圖像處理技術(shù)已成為信息技術(shù)領(lǐng)域不可或缺的一部分。圖像采集卡,作為連接計(jì)算機(jī)與各種圖像采集設(shè)備的重要硬件組件,扮演著至關(guān)重要的角色。它不僅涉及
    的頭像 發(fā)表于 02-20 10:42 ?298次閱讀
    <b class='flag-5'>圖像</b>采集卡:現(xiàn)代<b class='flag-5'>圖像</b><b class='flag-5'>處理</b>技術(shù)的關(guān)鍵組件

    FPGA圖像處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口

    像素行與像素窗口 一幅圖像是由一個(gè)個(gè)像素點(diǎn)構(gòu)成的,對(duì)于一幅480*272大小的圖片來(lái)說(shuō),其寬度是480,高度是272。在使用FPGA進(jìn)行圖像處理時(shí),最關(guān)鍵的就是使用FPGA內(nèi)部的存儲(chǔ)資源對(duì)像
    的頭像 發(fā)表于 02-07 10:43 ?536次閱讀
    FPGA<b class='flag-5'>圖像</b><b class='flag-5'>處理</b>基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口

    使用HLS流程設(shè)計(jì)和驗(yàn)證圖像信號(hào)處理設(shè)備

    STMicroelectronics成像部門負(fù)責(zé)向消費(fèi)者、工業(yè)、安全和汽車市場(chǎng)提供創(chuàng)新的成像技術(shù)和產(chǎn)品。該團(tuán)隊(duì)精心制定了一套通過(guò)模板實(shí)現(xiàn)的High-Level Synthesis(HLS)高層次綜合流程,使得上述產(chǎn)品能夠迅速上市。對(duì)于汽車市場(chǎng),該流程符合ISO 26262標(biāo)準(zhǔn),因此能確??煽啃?。
    的頭像 發(fā)表于 01-08 14:39 ?498次閱讀
    使用<b class='flag-5'>HLS</b>流程設(shè)計(jì)和驗(yàn)證<b class='flag-5'>圖像</b>信號(hào)<b class='flag-5'>處理</b>設(shè)備

    使用AMD Vitis進(jìn)行嵌入式設(shè)計(jì)開(kāi)發(fā)用戶指南

    Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡)為目標(biāo)的異構(gòu)嵌入式應(yīng)用。 Vitis 工具包括: C++ 編譯器、庫(kù)和本征函數(shù),適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發(fā)表于 01-08 09:33 ?1162次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計(jì)開(kāi)發(fā)用戶指南

    基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)

    簡(jiǎn)單,單采用FPGA來(lái)實(shí)現(xiàn)直方圖的統(tǒng)計(jì)就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片,可以使用HLS來(lái)進(jìn)行圖像加速處理。但這暫時(shí)不是我的重點(diǎn)。 用C語(yǔ)言實(shí)現(xiàn)直方圖統(tǒng)計(jì):u
    的頭像 發(fā)表于 12-24 10:24 ?581次閱讀
    基于FPGA實(shí)現(xiàn)<b class='flag-5'>圖像</b>直方圖設(shè)計(jì)

    助力AIoT應(yīng)用:在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)Tiny YOLO V4

    Darknet 上訓(xùn)練的截圖 四、 通過(guò) Vivado HLS 為 FPGA 準(zhǔn)備模型要將模型部署到 FPGA,需要將神經(jīng)網(wǎng)絡(luò)操作轉(zhuǎn)換為硬件級(jí)描述。使用 Xilinx 的 Vitis HLS(高級(jí)綜合)可以將
    發(fā)表于 12-06 17:18

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?579次閱讀

    有沒(méi)有大佬知道NI vision 有沒(méi)有辦法通過(guò)gpu和cuda來(lái)加速圖像處理

    有沒(méi)有大佬知道NI vision 有沒(méi)有辦法通過(guò)gpu和cuda來(lái)加速圖像處理
    發(fā)表于 10-20 09:14

    優(yōu)化 FPGA HLS 設(shè)計(jì)

    優(yōu)化 FPGA HLS 設(shè)計(jì) 用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計(jì)性能。 介紹 高級(jí)設(shè)計(jì)能夠以簡(jiǎn)潔的方式捕獲設(shè)計(jì),從而
    發(fā)表于 08-16 19:56

    圖像處理器是什么意思

    圖像處理器(Image Processor)是一種專門用于圖像處理和計(jì)算的硬件設(shè)備或芯片,它通過(guò)高速數(shù)據(jù)傳輸、圖像編解碼、濾波、變換等多種技
    的頭像 發(fā)表于 08-14 09:28 ?1560次閱讀

    FPGA設(shè)計(jì)經(jīng)驗(yàn)之圖像處理

    今天和大俠簡(jiǎn)單聊一聊基于FPGA的圖像處理,之前也和各位大俠聊過(guò)相關(guān)的圖像處理,這里面也超鏈接了幾篇,具體如下: 圖像邊緣檢測(cè)算法體驗(yàn)步驟
    發(fā)表于 06-12 16:26

    AMD Vitis?設(shè)計(jì)工具中的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計(jì)工具是 Vitis 設(shè)計(jì)工具變化較大的一個(gè)版本,設(shè)計(jì)流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?846次閱讀
    AMD <b class='flag-5'>Vitis</b>?設(shè)計(jì)工具中的Libraries新功能介紹

    基于FPGA的實(shí)時(shí)邊緣檢測(cè)系統(tǒng)設(shè)計(jì),Sobel圖像邊緣檢測(cè),F(xiàn)PGA圖像處理

    算法 ,利用乒乓操作和 SDRAM 緩存圖像,可以實(shí)時(shí)提取視頻圖像的邊緣特征。文中對(duì)比了 MATLAB 和 FPGA 的處理效果,由于 FPGA 對(duì)算法采取了硬件加速,所以相較于 MA
    發(fā)表于 05-24 07:45

    在Windows 10上創(chuàng)建并運(yùn)行AMD Vitis?視覺(jué)庫(kù)示例

    本篇文章將演示創(chuàng)建一個(gè)使用 AMD Vitis? 視覺(jué)庫(kù)的 Vitis HLS 組件的全過(guò)程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版 AMD
    的頭像 發(fā)表于 05-08 14:02 ?1091次閱讀
    在Windows 10上創(chuàng)建并運(yùn)行AMD <b class='flag-5'>Vitis</b>?視覺(jué)庫(kù)示例