Xilinx HDMI 1.4/2.0 RX的解決方案是由HDMI 1.4/2.0 Receiver Subsystem IP作為MAC和Video PHY Controller IP作為PHY組成，在板上，由外部電阻來(lái)實(shí)現(xiàn)TMDS level shifter，還有TMDS181作為retimer。

在PHY層，也就是Video PHY Controller IP，常見(jiàn)的問(wèn)題是如果需要支持HDMI 2.0 RX所有的分辨率PHY需要哪些時(shí)鐘。以GTH為例，見(jiàn)下圖，對(duì)于RX而言，PHY需要兩個(gè)參考時(shí)鐘，分別是RX reference clock，DRU reference clock，才能支持所有的分辨率。

注意，RX refclk是來(lái)自HDMI RX source, 實(shí)際上來(lái)自于前面介紹的retimer，見(jiàn)下圖，同tx refclk一樣，RX refclk的頻率也是取決于輸入video的分辨率，最大不超過(guò)297MHz，因此，在XDC的約束文件里，可以對(duì)RX refclk的clock period約束為297MHz。與TX不同的是，RX refclk不需要rx_refclk_rdy，因?yàn)檫@個(gè)clock是來(lái)自于cable的。

DRU refclk來(lái)自于外部clock generator，而且DRU reclk是固定的頻率，見(jiàn)下圖:

HDMI RX的初始化也分為VPHY的初始化和HDMI RX的初始化。

VPHY的初始化流程圖:

HDMI RX初始化流程圖(詳細(xì)內(nèi)容, 請(qǐng)見(jiàn)文章最后的PG236鏈接):

常見(jiàn)的問(wèn)題是VPHY或者HDMI RX初始化有問(wèn)題，這時(shí)候可以打印VPHY和HDMI RX的log，和好的log作對(duì)比，看問(wèn)題出在哪個(gè)環(huán)節(jié)。

另外HDMI 1.4/2.0 RX Subsystem IP提供了很多基于Xilinx開(kāi)發(fā)板的demo，用戶在做HDMI的設(shè)計(jì)或者debug問(wèn)題，參考demo是一個(gè)有效的手段，詳細(xì)內(nèi)容，見(jiàn)PG236 -> ch6 example design。

PG236:

https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/v_hdmi_rx_ss/v3_2/pg236-v-hdmi-rx-ss.pdf

審核編輯 ：李倩