UltraScale/UltraScale+的時(shí)鐘資源
UltraScale和UltraScale+進(jìn)一步增強(qiáng)了Clock root的概念，從芯片架構(gòu)和Vivado支持方面都體現(xiàn)了這一點(diǎn)。為了理解這一概念，我們先看看UltraScale/UltraScale+的時(shí)鐘資源。
每個(gè)時(shí)鐘區(qū)域有24個(gè)水平分發(fā)軌道（HorizontalDistribution）和水平布線軌道（HorizontalRouting），同時(shí)，垂直方向也有24個(gè)分發(fā)軌道（VerticalDistribution）和24個(gè)布線軌道（Vertical Routing），如下圖所示。
審核編輯 ：李倩
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1901瀏覽量
133203 -
UltraScale
+關(guān)注
關(guān)注
0文章
122瀏覽量
31908
原文標(biāo)題：設(shè)計(jì)中的Clock root可以修改嗎？
文章出處：【微信號(hào)：Lauren_FPGA，微信公眾號(hào)：FPGA技術(shù)驛站】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
AMD Power Design Manager 2025.1現(xiàn)已推出
AMD Power Design Manager 2025.1 版（PDM）現(xiàn)已推出——增加了對(duì)第二代 AMD Versal AI Edge 和 第二代 Versal Prime 系列的支持，并支持已量產(chǎn)的 AMD Spartan UltraScale+ 系列。
AMD FPGA異步模式與同步模式的對(duì)比
本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下，異步模式與同步模式的對(duì)比及其對(duì)時(shí)鐘設(shè)置的影響。
AMD Spartan UltraScale+ FPGA 開(kāi)始量產(chǎn)出貨
高 I/O、低功耗及先進(jìn)的安全功能，適用于成本敏感型邊緣應(yīng)用 AMD 很高興宣布，Spartan UltraScale+ 成本優(yōu)化型系列的首批器件現(xiàn)已投入量產(chǎn)！ 三款最小型的器件——SU10P
正點(diǎn)原子AU15開(kāi)發(fā)板資料發(fā)布！板載40G QSFP、PCIe3.0x8和FMC LPC等接口，性能強(qiáng)悍！
正點(diǎn)原子AU15開(kāi)發(fā)板資料發(fā)布！板載40G QSFP、PCIe3.0x8和FMC LPC等接口，性能強(qiáng)悍！
正點(diǎn)原子AU15開(kāi)發(fā)板搭載Xilinx Artix UltraScale+ 系列FPGA
發(fā)表于 05-30 17:04
Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析
。Ultrascale+采用16ns，有3個(gè)系列：Artix，Kintex，Virtex。不僅是工藝制程方面，在其他方面也存在較大改進(jìn)，如時(shí)鐘資源與架構(gòu)，本文將重點(diǎn)介紹Ultrascale
AI 應(yīng)用場(chǎng)景全覆蓋！解碼超高端 VU+ FPGA 開(kāi)發(fā)平臺(tái) AXVU13F
「AXVU13F」 Virtex UltraScale+ XCVU13P + Jetson Orin NX? 繼發(fā)布 AMD Virtex UltraScale+ FPGA PCIE3.0 開(kāi)發(fā)平臺(tái)
Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè)
電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè).pdf》資料免費(fèi)下載
發(fā)表于 12-30 14:37
?2次下載
ALINX 發(fā)布 AXVU13P：AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開(kāi)發(fā)平臺(tái)
ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開(kāi)發(fā)平臺(tái)?AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能
針對(duì)ZYNQ+ULTRASCALE的FPGA供電的一些疑問(wèn)求解答
針對(duì)ZYNQ+ULTRASCALE的FPGA供電一些疑問(wèn)（比如XCZU15EG-FFVB1156I型號(hào)）：
1：這個(gè)芯片的輸出配置可以通過(guò)I2C接口進(jìn)行配置，有個(gè)疑問(wèn)，就是板子在SMT貼片回來(lái)以后
發(fā)表于 12-02 08:02
時(shí)序約束一主時(shí)鐘與生成時(shí)鐘
的輸出，對(duì)于Ultrascale和Ultrascale+系列的器件，定時(shí)器會(huì)自動(dòng)地接入到GT的輸出。 1.2 約束設(shè)置格式 主時(shí)鐘約束使用命令create_clock進(jìn)行創(chuàng)建，進(jìn)入Timing
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件可快速啟動(dòng)汽車、工業(yè)、視頻和通信應(yīng)用設(shè)計(jì)。AMD/Xilinx MPSoC ZCU102 評(píng)估套件采用
在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
4K UHD音視頻廣播領(lǐng)域的優(yōu)勢(shì)
1.高性能與低功耗的結(jié)合：Zynq UltraScale+ MPSoC采用了16nm FinFET工藝，集成了多核處理器和可編程邏輯，能夠在提高性能的同時(shí)降低功耗，這對(duì)
發(fā)表于 11-01 16:56
12G-SDI高清視頻開(kāi)發(fā)案例，讓4K視頻采集更便捷！基于Xilinx MPSoC高性能平臺(tái)
本帖最后由 Tronlong創(chuàng)龍科技 于 2024-10-29 10:35 編輯
本文主要介紹基于Xilinx UltraScale+ MPSoC XCZU7EV的12G-SDI高清視頻開(kāi)發(fā)
發(fā)表于 10-29 10:09
為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電
電子發(fā)燒友網(wǎng)站提供《為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電.pdf》資料免費(fèi)下載
發(fā)表于 09-25 10:54
?0次下載
使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電
電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費(fèi)下載
發(fā)表于 09-21 11:11
?0次下載
工商網(wǎng)監(jiān)
評(píng)論