當(dāng)你想到它時(shí)，這是一個(gè)有趣的舊世界。您可能知道也可能不知道，我的學(xué)位是控制工程（現(xiàn)在稱(chēng)為系統(tǒng)工程）。該課程包括數(shù)學(xué)專(zhuān)業(yè)和電子、機(jī)械、液壓和流體學(xué)的輔修課程（不要問(wèn)我們?cè)跇I(yè)余時(shí)間做了什么）。

盡管我涉足編寫(xiě)軟件，但我專(zhuān)注于以奇怪而奇妙的方式創(chuàng)建代碼失敗。我是一名硬件設(shè)計(jì)工程師。我的第一個(gè)職位是為大型計(jì)算機(jī)設(shè)計(jì)中央處理器 (CPU) 的團(tuán)隊(duì)成員。

當(dāng) MPU 和 MCU 在 1970 年代首次出現(xiàn)時(shí)，絕大多數(shù)編寫(xiě)軟件的人都是那些在“大鐵”大型機(jī)和小型機(jī)上工作的人。因此，主要是硬件工程師為基于 MPU/MCU 的嵌入式系統(tǒng)編寫(xiě)原始程序。

當(dāng)然，這些天來(lái)，整個(gè)行業(yè)對(duì)軟件編碼的興趣不斷增加。事實(shí)上，2019 年賽靈思開(kāi)發(fā)者論壇 (XDF) 的一位主題演講者指出，“工程蛋糕”現(xiàn)在由 80% 的軟件開(kāi)發(fā)人員組成，而硬件設(shè)計(jì)人員僅占 20%。這可能表明我是一個(gè)垂死品種的成員，但我更愿意相信隨著歲月的流逝，我變得越來(lái)越特別。（小時(shí)候媽媽常說(shuō)我很特別，我傻傻地把這當(dāng)成夸獎(jiǎng)了也是一種贊美。）

如果您在無(wú)人看的情況下快速使用 Google，您會(huì)看到估計(jì)全世界大約有 2200 萬(wàn)軟件開(kāi)發(fā)人員。其中，大多數(shù)專(zhuān)注于應(yīng)用程序級(jí)和基礎(chǔ)設(shè)施級(jí)編碼，僅剩下大約 120 萬(wàn)個(gè)專(zhuān)注于嵌入式系統(tǒng)。

反過(guò)來(lái)，絕大多數(shù)嵌入式軟件開(kāi)發(fā)人員專(zhuān)注于 MPU 和 MCU 的編碼；很少有人有使用現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 的經(jīng)驗(yàn)。這是不幸的，因?yàn)楸M管常規(guī)處理器非常適合執(zhí)行決策和控制雜務(wù)，但在執(zhí)行許多數(shù)據(jù)處理任務(wù)時(shí)它們的效率非常低。相比之下，F(xiàn)PGA 能夠以大規(guī)模并行方式執(zhí)行復(fù)雜的數(shù)據(jù)處理任務(wù)，從而使它們能夠提供顯著的算法加速。

在許多情況下，理想的解決方案是將常規(guī)處理器的決策和控制能力與在 FPGA 可編程結(jié)構(gòu)中實(shí)現(xiàn)的硬件加速器提供的算法處理能力相結(jié)合。為了促進(jìn)這一點(diǎn)，賽靈思創(chuàng)建了 Zynq 系列 SoC FPGA，它將硬化處理器內(nèi)核與可編程結(jié)構(gòu)相結(jié)合。例如，Zynq 7020 提供雙核 667 MHz 32 位 Arm Cortex-A9 處理器（帶有緩存和浮點(diǎn)單元）以及 13,333 個(gè)可編程邏輯片。

唯一的問(wèn)題是如何將 FPGA 的優(yōu)勢(shì)提供給沒(méi)有時(shí)間了解 FPGA 并且對(duì)此沒(méi)有興趣的軟件開(kāi)發(fā)人員。解決方案是具有 SYZYGY 兼容擴(kuò)展的 Digilent 的Eclypse Z7 開(kāi)發(fā)板。

除了前面提到的 Zynq 7020，Eclypse Z7 還擁有 1 GB DDR3L 內(nèi)存、一個(gè) MicroSD 卡插槽和一個(gè)千兆以太網(wǎng)接口。高速儀器、醫(yī)療設(shè)備、軟件定義無(wú)線電 (SDR) 和許多其他應(yīng)用的嵌入式系統(tǒng)開(kāi)發(fā)人員特別感興趣的是，除了兩個(gè) Pmod 接口之外，Eclypse Z7 還提供兩個(gè) Zmod 接口.

直到最近，任何想要對(duì)基于 FPGA 的新系統(tǒng)進(jìn)行原型設(shè)計(jì)或開(kāi)發(fā)的人都受到兩種最常用擴(kuò)展方案的能力的限制：Pmod和FMC。Pmod（外圍模塊）接口是由 Digilent 定義的開(kāi)放標(biāo)準(zhǔn)，并已在整個(gè)行業(yè)中廣泛采用。Pmod 非常適合 1 至 50 MHz 范圍內(nèi)的低速外設(shè)；6 針、8 針和 12 針連接器的實(shí)施成本低廉；并且有許多現(xiàn)成可用的低成本外圍模塊。

另一端是 ANSI/VITA FMC（FPGA 夾層卡）標(biāo)準(zhǔn)，它更適合數(shù)據(jù)速率高達(dá) 10 Gbps 的高性能外設(shè)。在這種情況下，72 針和 200 針連接器要貴得多，外圍設(shè)備本身的成本可能高達(dá)數(shù)千美元。

為了彌補(bǔ)這一差距，Opal Kelly的人們創(chuàng)建了 SYZYGY（發(fā)音為“Sizz-Uh-Gee”）開(kāi)放標(biāo)準(zhǔn)，用于將高性能外設(shè)連接到 FPGA 硬件。（另請(qǐng)參閱SYZYGY 起源故事。）SYZYGY 滿足了 FPGA 和硬件外圍設(shè)備之間對(duì)高速數(shù)據(jù)采集、數(shù)字圖像捕獲、軟件等應(yīng)用所需的緊湊、低成本、低引腳數(shù)、高性能連接解決方案的需求- 定義無(wú)線電和數(shù)字通信。

目前，有兩個(gè) Digilent SYZYGY 模塊可供使用：一個(gè)雙通道、14 位、每秒 100 兆采樣 (Msps) 模數(shù)轉(zhuǎn)換器 (ADC)，以及一個(gè)相應(yīng)的雙通道 14 位數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器（DAC）。這些模塊可以單獨(dú)購(gòu)買(mǎi)，也可以與 Eclypse Z7 捆綁購(gòu)買(mǎi)。

但等等，還有更多，因?yàn)閺?qiáng)大的 Eclypse Z7 硬件由創(chuàng)新的軟件架構(gòu)支持，允許軟件開(kāi)發(fā)人員涉足 FPGA 領(lǐng)域。

在 Zynq-7020 SoC FPGA 中，器件的編程系統(tǒng) (PS) 部分——即雙核 32 位 Arm Cortex-A9 處理器——連接到系統(tǒng)的可編程邏輯 (PL) 部分使用高速 AXI 總線。這意味著在 PL 中實(shí)現(xiàn)的外圍功能和硬件加速器可以輕松地與在 PS 上運(yùn)行的軟件進(jìn)行通信。

Eclypse Z7 軟件架構(gòu)

Eclypse Z7 的軟件架構(gòu)包括預(yù)構(gòu)建的 Linux 映像以及軟件開(kāi)發(fā)人員可以使用熟悉的編程語(yǔ)言訪問(wèn)的高級(jí) API。這使開(kāi)發(fā)人員能夠利用 FPGA 硬件加速的優(yōu)勢(shì)，而不必直接與 FPGA 本身進(jìn)行交互。

我只能說(shuō)，對(duì)于想要享受 FPGA 提供的優(yōu)勢(shì)而無(wú)需真正了解 FPGA 的嵌入式軟件開(kāi)發(fā)人員來(lái)說(shuō)，這是一個(gè)激動(dòng)人心的時(shí)刻。更令人興奮的是，Digilent 正在向我們征求我們認(rèn)為下一步應(yīng)該將哪些外圍功能實(shí)現(xiàn)為 Zmod 模塊的建議。