挑戰(zhàn)：

在設(shè)計(jì)ATE Load Board的時(shí)候我們經(jīng)常會(huì)遇到大電流的電源設(shè)計(jì)，這些大電流能夠達(dá)到數(shù)百安培級(jí)別，這給我們的電源完整性（PI）設(shè)計(jì)帶來了極大的挑戰(zhàn)。一個(gè)理想的測試系統(tǒng)電源應(yīng)該具有無電流限制，沒有紋波，沒有延時(shí)的特點(diǎn)。但實(shí)際測試系統(tǒng)中，特別是PCB上的電源路徑存在很多阻抗，容抗，感抗，會(huì)極大的影響電流電壓的響應(yīng)能力，特別是在快速大電流變換的時(shí)候。

下圖顯示了小電流和大電流的兩種情形：

1小電流：電流變換是無明顯電壓drop

2大電流：電流變換時(shí)出現(xiàn)明顯電壓drop。ATE測試時(shí)，電壓drop會(huì)引起芯片復(fù)位，造成測試狀態(tài)丟失

季豐擁有豐富的大電流Load board設(shè)計(jì)經(jīng)驗(yàn)，下面我們從原理圖設(shè)計(jì)和layout設(shè)計(jì)兩方面來講述如何應(yīng)對(duì)ATE Load board大電流設(shè)計(jì)的問題。

在原理圖設(shè)計(jì)方面需要注意以下幾個(gè)方面：

確定大電流電源需要使用的DPS種類后分配足夠的通道數(shù)；

根據(jù)對(duì)應(yīng)DPS總類和通道數(shù)計(jì)算好電容總量；

根據(jù)對(duì)應(yīng)電源的的Spec分配好電容種類與數(shù)量，使用更多的低值電容，而不是更少的高值電容。

在layout設(shè)計(jì)方面需要注意以下幾個(gè)方面：

根據(jù)待測芯片的封裝類型在DUT設(shè)置盡量大的過孔類型；

根據(jù)電容封裝類型設(shè)置上數(shù)量多和尺寸大的過孔；

DUT每個(gè)電源pin上需要放上對(duì)應(yīng)的小容值電容；

其他電容根據(jù)電容容值大小依次放置在對(duì)應(yīng)的電源路徑上；

疊層方面讓電源和地平面成為相鄰的平面層，平面之間的介質(zhì)要盡量薄，形成電容效應(yīng)；讓電源平面更靠近DUT側(cè)；

電源平面設(shè)置多層且2oz以上銅厚。

通過仿真確定電源完整性（PI）

除了以上通用的需要注意的地方，還有許多case by case的設(shè)計(jì)細(xì)節(jié)，硬件設(shè)計(jì)工程師會(huì)針對(duì)不用DUT及電源配置做設(shè)計(jì)優(yōu)化。

原文標(biāo)題：ATE Load Board大電流設(shè)計(jì)

文章出處：【微信公眾號(hào)：上海季豐電子】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯：湯梓紅