物聯(lián)網(wǎng)跨越多個(gè)應(yīng)用領(lǐng)域,設(shè)計(jì)團(tuán)隊(duì)的要求可能因最終應(yīng)用領(lǐng)域而異。雖然功率、性能和成本是電子元件硅設(shè)計(jì)中要滿足的標(biāo)準(zhǔn)優(yōu)先事項(xiàng),但汽車和航空航天/國(guó)防等應(yīng)用領(lǐng)域?qū)踩蕴砑拥皆O(shè)計(jì)優(yōu)先事項(xiàng)列表中,而在其他領(lǐng)域,安全性是關(guān)鍵或現(xiàn)場(chǎng)可升級(jí)性需要被考慮。
驗(yàn)證、原型設(shè)計(jì)和軟件開(kāi)發(fā)是跨這些領(lǐng)域和設(shè)計(jì)要求的共同主題。為了允許嵌入式軟件開(kāi)發(fā),經(jīng)典的早期驗(yàn)證技術(shù)(如模擬)通常被認(rèn)為太慢,而使用 QEMU 等虛擬平臺(tái)的抽象有時(shí)被認(rèn)為不夠準(zhǔn)確。
長(zhǎng)期以來(lái),基于 FPGA 的原型設(shè)計(jì)一直是硅前軟件開(kāi)發(fā)的首選平臺(tái)。與它的老大哥硬件仿真相比,在 Cadence Palladium Z1 企業(yè)仿真平臺(tái)等工具中,它的執(zhí)行性能從 MHz 級(jí)擴(kuò)展到 10 兆赫茲甚至 100 兆赫范圍,而且成本更低,允許將其復(fù)制給軟件團(tuán)隊(duì)的更多成員。
傳統(tǒng)上,基于 FPGA 的原型的障礙一直是它的啟動(dòng)過(guò)程,有時(shí)需要幾個(gè)月的時(shí)間才能提供給軟件開(kāi)發(fā)人員。原因是需要將 ASIC 設(shè)計(jì)從其實(shí)際的硅目標(biāo)技術(shù)重新映射到 FPGA 提供的結(jié)構(gòu)中,這需要重新映射部分設(shè)計(jì)。
首先,ASIC 中的存儲(chǔ)器需要映射到 FPGA 中可用的資源中,或者映射到包含特定附加存儲(chǔ)器(如 DDR)的子卡中。處理 ASIC 的時(shí)鐘可能是一場(chǎng)噩夢(mèng),在 PCB 和 FPGA 上更復(fù)雜的設(shè)計(jì)中需要同步 10 多個(gè)時(shí)鐘??缍鄠€(gè) FPGA 對(duì)設(shè)計(jì)進(jìn)行分區(qū)絕非易事,而且通常需要使用低壓差分信號(hào) (LVDS) 技術(shù)在同一引腳上多路復(fù)用多個(gè)信號(hào)。
[Palladium Z1 和 Protium S1 平臺(tái)的 Cadence 多結(jié)構(gòu)編譯流程。]
傳統(tǒng)上,較大的公司擁有原型設(shè)計(jì)團(tuán)隊(duì),專門負(fù)責(zé)設(shè)計(jì)團(tuán)隊(duì)正在開(kāi)發(fā)的 RTL 版本并將其映射到 FPGA 中。然而,隨著設(shè)計(jì)復(fù)雜性的增加,執(zhí)行上述所有任務(wù)變得越來(lái)越困難,而軟件開(kāi)發(fā)人員則不耐煩地在團(tuán)隊(duì)上空盤旋以訪問(wèn)它。
借助基于 Protium S1 FPGA 的原型設(shè)計(jì)平臺(tái),Cadence 重新審視了原型設(shè)計(jì),并專注于將原型設(shè)計(jì)時(shí)間從數(shù)月縮短至數(shù)周甚至數(shù)天。它通過(guò)在 Palladium Z1 仿真和基于 Protium S1 FPGA 的原型設(shè)計(jì)之間實(shí)現(xiàn)一致性,以及重新使用一些仿真前端進(jìn)行原型設(shè)計(jì)來(lái)做到這一點(diǎn)。
復(fù)雜的手動(dòng)內(nèi)存建模已使用仿真中已知的內(nèi)存模型自動(dòng)化;編譯流程負(fù)責(zé) FPGA 之間的分區(qū)和時(shí)鐘同步??梢栽诜抡嬷序?yàn)證要映射到 FPGA 架構(gòu)的網(wǎng)表,從而節(jié)省寶貴的布局布線時(shí)間。一旦在基于 FPGA 的原型設(shè)計(jì)中以比仿真快約 5 倍的速度識(shí)別出缺陷,就可以將相同的設(shè)計(jì)推回仿真,以利用那里提供的更好的調(diào)試功能。
作為還包括形式驗(yàn)證、仿真和仿真的 Cadence 驗(yàn)證套件的一部分,基于 FPGA 的原型設(shè)計(jì)剛剛通過(guò)自動(dòng)化進(jìn)行了重新發(fā)明,并可供更廣泛的物聯(lián)網(wǎng)設(shè)計(jì)開(kāi)發(fā)人員使用。
審核編輯:郭婷
-
FPGA
+關(guān)注
關(guān)注
1645文章
22033瀏覽量
617730 -
pcb
+關(guān)注
關(guān)注
4365文章
23477瀏覽量
409130 -
存儲(chǔ)器
+關(guān)注
關(guān)注
38文章
7646瀏覽量
167151
發(fā)布評(píng)論請(qǐng)先 登錄
驗(yàn)證中的FPGA原型驗(yàn)證 FPGA原型設(shè)計(jì)面臨的挑戰(zhàn)是什么?
重新審視醫(yī)療處理技術(shù)的未來(lái)
怎么采用FPGA原型系統(tǒng)加速物聯(lián)網(wǎng)設(shè)計(jì)?
MATLAB和Simulink算法原型如何在FPGA上適配?
FPGA原型驗(yàn)證的技術(shù)進(jìn)階之路
將 Virtualizer 虛擬原型和 HAPS 系列基于 FPGA 的原型無(wú)縫集成
使用FPGA平臺(tái)的處理器ARMCortex原型設(shè)計(jì)的說(shuō)明

消除PCB原型重新旋轉(zhuǎn)5條建議
FPGA原型平臺(tái)到底能跑多快呢?
什么是FPGA原型驗(yàn)證?如何用FPGA對(duì)ASIC進(jìn)行原型驗(yàn)證
基于FPGA原型設(shè)計(jì)的SoC開(kāi)發(fā)

什么是FPGA原型驗(yàn)證?FPGA原型設(shè)計(jì)的好處是什么?
fpga原型驗(yàn)證流程
19位國(guó)際頂尖學(xué)者聯(lián)袂撰寫《重新審視邊緣人工智能:機(jī)遇與挑戰(zhàn)》

評(píng)論