如果有一個最大的因素推動了硬件仿真作為主要驗證工具的發(fā)展，那就是片上系統(tǒng) （SoC） 設計。這些設計在尺寸和功能上不斷增長，需要更多的 IP 和接口。仿真技術還通過測試 SoC 設計的硬件屬性并同時驗證其中的嵌入式軟件來滿足整個 SoC 開發(fā)周期；仿真或 FPGA 原型設計工具都不能完全確保硬件/軟件協(xié)同驗證。

然而，事情并不總是這樣。硬件仿真器在 1990 年代成為一種流行的驗證工具，但當時它們是難以使用的笨重設備，需要幾個月的時間來設置。而且，仿真是單用戶資源，每個座位要花費數(shù)百萬美元，因此只有預算大的微處理器和圖形芯片公司才能買得起仿真器。

然后是可靠性差以及仿真器因運行緩慢而陷入困境的問題。對仿真器進行了徹底的改革，最終，SoC 設計運動的興起為仿真工具提供了必要的動力，使它們更快、更便宜、更易于使用。

首先，編譯流程的改進將仿真設置時間從數(shù)月縮短到數(shù)周，甚至數(shù)小時。接下來，新一代仿真引擎顯著加快了設計編譯周期、運行速度和調(diào)試周期時間，從而提高了整體可見性。在仿真器架構中，從昂貴的定制處理器轉(zhuǎn)向更靈活的 FPGA，這使得仿真工具更加實惠。

擁有模擬器的成本已經(jīng)降低，現(xiàn)在更多用戶可以購買模擬器。此外，仿真器機箱現(xiàn)在可以安裝在數(shù)據(jù)中心的“過道機架”內(nèi)。此外，現(xiàn)代仿真器在編譯器周期中消耗的內(nèi)存更少，這進一步降低了成本并縮短了編譯時間。

從 ICE 到協(xié)同仿真

硬件仿真發(fā)展的另一個重要部分是從傳統(tǒng)的在線仿真 （ICE） 環(huán)境逐漸轉(zhuǎn)變?yōu)榛谑聞盏尿炞C或加速等協(xié)同仿真技術。ICE 模式通常難以安裝和維護，因為被測設計 （DUT） 環(huán)境映射在仿真器內(nèi)部，而仿真器又通過速度適配器與芯片所在的物理系統(tǒng)連接。

圖 1. 基于事務的仿真器為 SoC 設計驗證提供更靈活的測試環(huán)境。

大型多時鐘 SoC 設計中功能數(shù)量的增加導致互連數(shù)量增加，這會降低仿真器速度并阻礙多個用戶的遠程訪問。另一方面，以事務為中心的方法使用基于軟件的協(xié)議接口，稱為事務器。這些交易者，而不是整個 DUT 設置，被映射到仿真器內(nèi)部，這不可避免地提高了驗證速度。

這允許驗證工程師和軟件開發(fā)人員從多個位置同時訪問仿真系統(tǒng)。此外，基于事務的驗證或加速可以用更少的代碼行創(chuàng)建更高抽象級別的測試平臺，從而對抗傳統(tǒng) ICE 環(huán)境的不可預測性。這些測試臺的執(zhí)行速度比傳統(tǒng)的 RTL 臺更快。

然而，值得注意的是，在某些應用程序中仍然需要擁有硬件接口的 ICE 環(huán)境。因此，有多種仿真工具，例如 Mentor 的 Veloce 仿真平臺，它提供了 ICE 和協(xié)同仿真方法的組合。

審核編輯：郭