在將包添加到SystemVerilog標(biāo)準(zhǔn)之前，SV提供了一種不同的機(jī)制來創(chuàng)建多個模塊共享的定義。這個機(jī)制是一個名為unit的偽全局名稱空間，也稱unit 編譯單元或聲明空間。聲明空間之外的任何聲明都在unit聲明空間中。在下面的示例中，bool_t的定義在兩個模塊之外，因此在unit聲明空間中。

unit聲明空間可以包含與包相同類型的用戶定義，并且具有相同的綜合限制。然而，與包不同的是，unit聲明空間可能導(dǎo)致設(shè)計代碼難以維護(hù)，EDA也難以編譯。使用unit的一些危險包括

以unit聲明空間的定義可能分散在許多文件中，使代碼維護(hù)和代碼重用成為一場噩夢，當(dāng)引用包中用戶自定義類型、任務(wù)、函數(shù)或其他標(biāo)識符名稱時，相對容易找到和維護(hù)標(biāo)識符名稱的定義。總是有一個顯式的包引用或包導(dǎo)入語句來顯示在哪里可以找到定義。當(dāng)在unit聲明空間中定義了用戶自定義類型、任務(wù)、函數(shù)或其他標(biāo)識符時，該定義可以位于構(gòu)成設(shè)計和驗(yàn)證測試臺源代碼的任何文件、任何目錄、任何服務(wù)器中。定位、維護(hù)和重新定義是困難的。

當(dāng)unit聲明空間中的定義位于多個文件中時，必須按照特定的順序編譯這些文件。

SystemVerilog要求在引用定義之前對其進(jìn)行編譯。當(dāng)unit聲明分散在許多文件中時，按照正確的順序編譯所有文件可能會很困難，甚至是不可能的。

更改unit定義需要重新編譯所有源代碼文件。

對unit聲明空間中定義的任何更改都需要重新編譯構(gòu)成設(shè)計和驗(yàn)證測試臺的所有源代碼，因?yàn)槿魏蔚胤降娜魏挝募伎梢詿o需導(dǎo)入地使用該定義。許多軟件工具不會強(qiáng)制要求重新編譯所有文件，但如果不重新編譯，設(shè)計模塊最終可能使用過時的定義。

對于仿真和綜合，unit聲明空間可以是相同，但通常是不同的。

編譯器的每次調(diào)用都會啟動一個新的unit聲明空間，該空間不共享其他unit聲明空間中的聲明。許多SystemVerilog仿真器一起編譯多個文件。這些工具將看到一個unit空間。一個文件中的unit定義對于單個編譯中的任何后續(xù)文件都是可見的。大多數(shù)SystemVerilog綜合編譯器和一些仿真器都支持單獨(dú)的文件編譯，每個文件都可以獨(dú)立編譯。這些工具將看到幾個斷開連接的unit聲明空間。一個文件中的unit定義對任何其他文件都不可見。

很容易出現(xiàn)定義不同的重復(fù)標(biāo)識符名稱。

在SystemVerilog中，在同一名稱空間中多次定義同一名稱是非法的。如果一個文件在unit聲明空間中定義了bool_t用戶自定義類型，而另一個文件在unit聲明空間中也定義了bool_t用戶自定義類型，那么這兩個文件永遠(yuǎn)不能一起編譯，因?yàn)檫@兩個定義最終會在相同的unit空間中結(jié)束。為了避免這種沖突，工程師必須使用’define 和 ’ifdef添加條件編譯指令，以便只編譯編譯器遇到的第一個定義。

包可以導(dǎo)入到unit中，但其危害與直接在unit中定義的危害相同。此外，必須注意不要將同一個包多次導(dǎo)入同一unit聲明空間，這是非法的。

審核編輯 ：李倩