一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫(xiě)文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      介紹放寬約束的等價(jià)性比對(duì)sequential equivalence

      電子工程師 ? 來(lái)源：芯片驗(yàn)證工程師 ? 作者：驗(yàn)證哥布林 ? 2022-07-19 09:53 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      在上一篇文章《等價(jià)性比對(duì)驗(yàn)證之combinational?equivalence》中，我們說(shuō)過(guò)Combinational equivalence比對(duì)最嚴(yán)格，但是在很多場(chǎng)景下有限制（不適應(yīng)于時(shí)序單元變化的場(chǎng)景）。

      本章我們?cè)跁r(shí)序單元數(shù)量或者位置發(fā)生變化，但是整體功能不變的場(chǎng)景下對(duì)于Combinational equivalence進(jìn)行一定程度的放松。

      SEQUENTIAL EQUIVALENCE

      Sequential equivalence被某些EDA工具稱之為周期精確等價(jià)（cycle-accurate equivalence），名字不重要，關(guān)鍵的是理解它和combinational?equivalence的區(qū)別。

      Sequential equivalence是使用EDA工具形式化地確認(rèn)是否SPEC模型和IMP模型能否在相同的激勵(lì)下產(chǎn)生相同的輸出（這是最基本的要求）。另外不同于combinational?equivalence，它不要求電路中每個(gè)時(shí)序單元都能夠精確地比對(duì)，最終只要輸出的時(shí)序一致即可。

      如此，就可能在綜合工具進(jìn)行一些特殊優(yōu)化使得時(shí)序單元數(shù)量、位置和流水線深度發(fā)生變化時(shí)依然能夠比對(duì)通過(guò)。

      其實(shí)伴隨著對(duì)于combinational?equivalence的要求的放松，

      sequential?equivalence以及后面即將介紹的transaction-based equivalence.
      越來(lái)越貼近FPV。



      審核編輯：劉清

      聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • EDA工具
        +關(guān)注

        關(guān)注

        4

        文章

        273

        瀏覽量

        32876
      • SPEC
        +關(guān)注

        關(guān)注

        0

        文章

        33

        瀏覽量

        16148
      • IMP
        IMP
        +關(guān)注

        關(guān)注

        0

        文章

        12

        瀏覽量

        8645

      原文標(biāo)題：等價(jià)性比對(duì)驗(yàn)證之sequential?equivalence

      文章出處：【微信號(hào)：芯片驗(yàn)證工程師，微信公眾號(hào)：芯片驗(yàn)證工程師】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評(píng)論

        相關(guān)推薦
        熱點(diǎn)推薦

        一文解析最嚴(yán)格的等價(jià)性比對(duì)驗(yàn)證combinational equivalence

        Combinational equivalence是使用EDA工具進(jìn)行等價(jià)性比對(duì)中最成熟的FEV技術(shù)，一般情況下是將RTL和原理圖網(wǎng)表進(jìn)行等價(jià)
        的頭像 發(fā)表于 07-19 09:48 ?2012次閱讀

        FPGA時(shí)序約束之衍生時(shí)鐘約束和時(shí)鐘分組約束

        在FPGA設(shè)計(jì)中，時(shí)序約束對(duì)于電路性能和可靠性非常重要。在上一篇的文章中，已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘約束。
        發(fā)表于 06-12 17:29 ?3427次閱讀

        allegro布局完成后修改線寬約束后如何更新到PCB中

        `圖片中高亮部分是GND網(wǎng)絡(luò)，在首次布線之后，又對(duì)GND網(wǎng)絡(luò)線寬約束進(jìn)行了修改，修改后不知道在哪里更新，圖中較寬的線是刪除后重新布線的，有沒(méi)有方法不刪除布線直接更新的？請(qǐng)大神指導(dǎo)，謝謝！`
        發(fā)表于 11-13 16:12

        線寬約束規(guī)則失效？

        我將DDR的數(shù)據(jù)地址線設(shè)置為4mil線寬，已經(jīng)畫(huà)了一部分了。今天臨時(shí)修改了下約束管理器的設(shè)置，結(jié)果開(kāi)始報(bào)錯(cuò)了：從第二幅圖看出，我明明設(shè)置的是4mil。但是第一幅圖顯示，系統(tǒng)認(rèn)為我任然用的是默認(rèn)線寬設(shè)置。這是怎么回事呢
        發(fā)表于 04-20 17:29

        分享一個(gè)FEC RTLvs Netlist等價(jià)性比對(duì)的示例

        中，只要你使用邏輯綜合將RTL轉(zhuǎn)換為門級(jí)網(wǎng)表，那么你必然需要使用FEC工具進(jìn)行RTL和門級(jí)網(wǎng)表等價(jià)性比對(duì)。下圖是一個(gè)FEC RTLvs Netlist等價(jià)
        發(fā)表于 07-22 14:56

        時(shí)序邏輯設(shè)計(jì)原則 (Sequential Logic Des

        時(shí)序邏輯設(shè)計(jì)原則 (Sequential Logic Design principles):A sequential logic circuit is one whose outputs
        發(fā)表于 09-26 12:54 ?33次下載

        時(shí)序邏輯設(shè)計(jì)實(shí)踐 (Sequential Logic Des

        時(shí)序邏輯設(shè)計(jì)實(shí)踐 (Sequential Logic Design Practices)The purpose of this chapter is to familiarize you
        發(fā)表于 09-26 12:57 ?13次下載

        帶黑盒組合電路的等價(jià)性驗(yàn)證

        為了在早期階段發(fā)現(xiàn)電路設(shè)計(jì)錯(cuò)誤，需要對(duì)包含未知部分的實(shí)現(xiàn)電路和規(guī)范電路進(jìn)行等價(jià)性驗(yàn)證。本文提出了一種“分而治之”的方法，把電路劃分成若干子電路，使用四值邏輯模
        發(fā)表于 07-30 17:39 ?17次下載

        嵌入式操作系統(tǒng)實(shí)時(shí)性比對(duì)與分析

        嵌入式操作系統(tǒng)實(shí)時(shí)性比對(duì)與分析 以影響嵌入式操作系統(tǒng)實(shí)時(shí)性的一系列相關(guān)指標(biāo)為研究對(duì)象，以比對(duì)實(shí)驗(yàn)平臺(tái)為基礎(chǔ)，提出一種全
        發(fā)表于 03-29 15:14 ?2003次閱讀
        嵌入式操作系統(tǒng)實(shí)時(shí)<b class='flag-5'>性</b><b class='flag-5'>比對(duì)</b>與分析

        動(dòng)態(tài)矩陣/Field Sequential 是什么意思

        動(dòng)態(tài)矩陣/Field Sequential 是什么意思     所謂Field Sequential技術(shù)就是透過(guò)對(duì)紅、綠、藍(lán)的影像，進(jìn)行高速切換來(lái)實(shí)現(xiàn)彩色顯示
        發(fā)表于 03-27 11:52 ?856次閱讀

        什么是軟件與硬件的邏輯等價(jià)性

        什么是軟件與硬件的邏輯等價(jià)性　　　　　隨著大規(guī)模集成電路技術(shù)的發(fā)展和軟件硬化的趨勢(shì)，計(jì)算機(jī)系統(tǒng)軟、硬件界限已經(jīng)變得模糊了。因?yàn)槿魏尾僮?/div>
        發(fā)表于 04-13 13:44 ?5686次閱讀

        支持Baseline和Extended Sequential

        支持Baseline和Extended Sequential的JPEG編碼IP核 CAST公司宣布提供獨(dú)有的同時(shí)支持Baseline(8位)和Extended Sequential(12位)
        發(fā)表于 05-18 09:22 ?823次閱讀

        FPGA約束的詳細(xì)介紹

        介紹FPGA約束原理，理解約束的目的為設(shè)計(jì)服務(wù)，是為了保證設(shè)計(jì)滿足時(shí)序要求，指導(dǎo)FPGA工具進(jìn)行綜合和實(shí)現(xiàn)，約束是Vivado等工具努力實(shí)現(xiàn)的目標(biāo)。所以首先要設(shè)計(jì)合理，才可能滿足
        發(fā)表于 06-25 09:14 ?7012次閱讀

        介紹3個(gè)時(shí)序優(yōu)化的RTL改動(dòng)及其中Formal SEC的角色

        對(duì)于這種pipe個(gè)數(shù)變化，但是端到端功能不變的修改，同樣可以使用sequential FEC來(lái)進(jìn)行等價(jià)性比對(duì)。只不過(guò)有所區(qū)別的是，需要指定比對(duì)
        的頭像 發(fā)表于 08-09 15:44 ?2426次閱讀
        <b class='flag-5'>介紹</b>3個(gè)時(shí)序優(yōu)化的RTL改動(dòng)及其中Formal SEC的角色

        RTL與網(wǎng)表的一致性檢查

        在芯片設(shè)計(jì)的中間和最后階段，比如綜合、DFT、APR、ECO等階段，常常要檢查設(shè)計(jì)的一致性。也叫邏輯等價(jià)性檢查（Logic Equivalence Check），簡(jiǎn)稱LEC。
        的頭像 發(fā)表于 11-07 12:51 ?4728次閱讀