在Xilinx的ZCU102和ZCU106單板設(shè)計(jì)中，使用了管腳PS_MODE1作為外部USB Phy的復(fù)位信號(hào)。在MPSoC的文檔ug1085和ug1087中，關(guān)于PS_MODE1的信息比較少。下面是更詳細(xì)的描述。

1. UG1085文檔
按UG1085，PS_MODE1本來(lái)作為MPSoC的啟動(dòng)模式管腳。

UG1085也提到，PS_MODE1/PS_MODE2也可以作為外部USB Phy的復(fù)位信號(hào)。

PG201也提到了外部USB Phy的復(fù)位信號(hào)的相關(guān)設(shè)置。

2. Vivado工具
在Vivado里，可以指定外部USB Phy的復(fù)位信號(hào)的來(lái)源和極性。

3. USB Phy的復(fù)位信號(hào)
USB Phy是否需要復(fù)位信號(hào)，由外部的Phy決定。一般來(lái)說(shuō)，單板復(fù)位后，建議把外部USB Phy復(fù)位一次，保證USB Phy處于干凈的狀態(tài)。

MPSoC既可以使用MIO管腳、也可以使用PS_MODE（BOOT_PIN）管腳來(lái)作為USB Phy的復(fù)位信號(hào)。

3.1. 使用MIO管腳作為USB Phy復(fù)位信號(hào)
MPSoC有兩個(gè)USB控制器。如果都使用，外部有兩個(gè)USB Phy。使用MIO管腳作為USB Phy復(fù)位信號(hào)時(shí)，可以兩個(gè)USB Phy共用一個(gè)MIO（Shared MIO pin）；也可以每個(gè)USB Phy使用一個(gè)MIO（Separate MIO pin）。

在Vivado里，配置對(duì)應(yīng)的MIO作為對(duì)應(yīng)的USB Phy復(fù)位信號(hào)。Vivado導(dǎo)出HDF/XSA文件時(shí)，會(huì)導(dǎo)出這些信息。

同時(shí)，在device tree里，添加下列字段。

xlnx,phy-reset-gpio = < &gpio GPIO_NUMBER GPIO_ACTIVE_HIGH/ GPIO_ACTIVE_LOW>;

USB驅(qū)動(dòng)程序里，會(huì)查找參數(shù)“xlnx,phy-reset-gpio”。如果找到，會(huì)調(diào)用Linux的GPIO框架來(lái)復(fù)位外部USB Phy。

3.2. 使用PS_MODE管腳作為USB Phy復(fù)位信號(hào)
如果使用PS_MODE管腳（BOOT_PIN），則可以節(jié)約MIO管腳；在device tree里，也不用添加參數(shù)。

FSBL里，會(huì)使用PS_MODE的對(duì)應(yīng)寄存器，復(fù)位外部USB Phy。文件psu_init.c里，可能有下列代碼。

/*##################################################################### */

    /*
    * BOOT PIN LOW
    */
    /*
    * Register : BOOT_PIN_CTRL @ 0XFF5E0250

    * Value driven onto the mode pins, when out_en = 1
    *  PSU_CRL_APB_BOOT_PIN_CTRL_OUT_VAL                           0X0

    * When 0, the pins will be inputs from the board to the PS. When 1, the PS
    *  will drive these pins
    *  PSU_CRL_APB_BOOT_PIN_CTRL_OUT_EN                            0X2

    * Used to control the mode pins after boot.
    * (OFFSET, MASK, VALUE)      (0XFF5E0250, 0x00000F0FU ,0x00000002U)
    */
	PSU_Mask_Write(CRL_APB_BOOT_PIN_CTRL_OFFSET,
		0x00000F0FU, 0x00000002U);
/*##################################################################### */

    /*
    * ADD 5US DELAY
    */
		mask_delay(5);
		
/*##################################################################### */

    /*
    * BOOT PIN HIGH
    */
    /*
    * Register : BOOT_PIN_CTRL @ 0XFF5E0250

    * Value driven onto the mode pins, when out_en = 1
    *  PSU_CRL_APB_BOOT_PIN_CTRL_OUT_VAL                           0X2

    * When 0, the pins will be inputs from the board to the PS. When 1, the PS
    *  will drive these pins
    *  PSU_CRL_APB_BOOT_PIN_CTRL_OUT_EN                            0X2

    * Used to control the mode pins after boot.
    * (OFFSET, MASK, VALUE)      (0XFF5E0250, 0x00000F0FU ,0x00000202U)
    */
	PSU_Mask_Write(CRL_APB_BOOT_PIN_CTRL_OFFSET,
		0x00000F0FU, 0x00000202U);
/*##################################################################### */

4. 單板定制
雖然ZCU102和ZCU106單板都使用了管腳PS_MODE1作為外部USB Phy的復(fù)位信號(hào)。客戶的單板，可以自由選擇PS_MODE和MIO作為外部USB Phy的復(fù)位信號(hào)。

5. 輸出模式
PS_MODE1是totem-pole驅(qū)動(dòng)，不是open-collector驅(qū)動(dòng)。

6. 參考文檔
SR #10480757 ZynqUS+ USB PHY reset feature

審核編輯：湯梓紅