一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

串?dāng)_是怎么引起的 降低串?dāng)_有哪些方法

GReq_mcu168 ? 來源:硬件十萬個(gè)為什么 ? 作者:硬件十萬個(gè)為什么 ? 2022-08-15 09:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、什么是串?dāng)_

串?dāng)_是兩條信號(hào)線之間的耦合、信號(hào)線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流,而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號(hào)線間距、驅(qū)動(dòng)端和接收端的電氣特性及線端接方式對串?dāng)_都有一定的影響。

串?dāng)_是信號(hào)完整性中最基本的現(xiàn)象之一,在板上走線密度很高時(shí)串?dāng)_的影響尤其嚴(yán)重。我們知道,線性無緣系統(tǒng)滿足疊加定理,如果受害線上有信號(hào)的傳輸,串?dāng)_引起的噪聲會(huì)疊加在受害線上的信號(hào),從而使其信號(hào)產(chǎn)生畸變。

0470c98c-1c2a-11ed-ba43-dac502259ad0.png

2、串?dāng)_是怎么引起的?

串?dāng)_是由電磁耦合引起的,耦合分為容性耦合和感性耦合兩種。

04a57b78-1c2a-11ed-ba43-dac502259ad0.jpg

串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí),因電磁耦合對相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲。

容性耦合是由于干擾源(Aggressor)上的電壓變化在被干擾對象(Victim)上

引起感應(yīng)電流從而導(dǎo)致的電磁干擾;

而感性耦合則是由于干擾源上的電流變化產(chǎn)生的磁場在被干擾對象上引起感應(yīng)電壓從而導(dǎo)致的電磁干擾。因此,信號(hào)通過一導(dǎo)體時(shí)會(huì)在相鄰的導(dǎo)體上引起兩類不同的噪聲信號(hào):容性耦合信號(hào)和感性耦合信號(hào)。

感性耦合:

04b5fdae-1c2a-11ed-ba43-dac502259ad0.jpg

容性耦合:

04cbd6c4-1c2a-11ed-ba43-dac502259ad0.jpg

04e19cf2-1c2a-11ed-ba43-dac502259ad0.jpg

3、降低串?dāng)_有哪些方法?

當(dāng)兩個(gè)網(wǎng)絡(luò)靠近時(shí),一個(gè)網(wǎng)絡(luò)的電流變化會(huì)引起另外一個(gè)網(wǎng)絡(luò)的電流變化,即產(chǎn)生串?dāng)_。也就是兩個(gè)網(wǎng)絡(luò)之間的電磁場耦合產(chǎn)生。串?dāng)_只在上升、下降沿電流變化時(shí)產(chǎn)生。

降低串?dāng)_的方法有:

1、選擇慢變化邊沿信號(hào)的器件。

2、選擇輸出擺幅和電流小的器件。

3、為了減少PCB上的線間耦合,可以采?。?/p>

(1)加大電源地層與信號(hào)層間距;

(2)提高相鄰信號(hào)層間距;

(3)減少并行走線長度;

(4)增加線間距抑制;

(5)地線隔離

(6)在受害線上采用匹配技術(shù);

(7)關(guān)鍵信號(hào)線走STRIPLINE

帶狀線:走在內(nèi)層(stripline/double stripline),埋在PCB內(nèi)部的帶狀走線,如下圖所示

04f736ac-1c2a-11ed-ba43-dac502259ad0.png

藍(lán)色部分是導(dǎo)體,綠色部分是PCB的絕緣電介質(zhì),stripline是嵌在兩層導(dǎo)體之間的帶狀導(dǎo)線。

因?yàn)閟tripline是嵌在兩層導(dǎo)體之間,所以它的電場分布都在兩個(gè)包它的導(dǎo)體(平面)之間,不會(huì)輻射出去能量,也不會(huì)受到外部的輻射干擾。但是由于它的周圍全是電介質(zhì)(介電常數(shù)比1大),所以信號(hào)在stripline 中的傳輸速度比在microstrip line中慢!

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4367

    文章

    23487

    瀏覽量

    409589
  • 電流
    +關(guān)注

    關(guān)注

    40

    文章

    7136

    瀏覽量

    134975
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    27438

原文標(biāo)題:串?dāng)_

文章出處:【微信號(hào):mcu168,微信公眾號(hào):硬件攻城獅】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    解決的設(shè)計(jì)方法

    因此了解問 題產(chǎn)生的機(jī)理并掌握解決的設(shè)計(jì)方法,對于工程師來說是相當(dāng)重要的,如果處理不好可能會(huì)嚴(yán)重影響整個(gè)電路的效果。
    的頭像 發(fā)表于 09-28 09:41 ?2168次閱讀

    淺談PCB降低方法

      先來說一下什么是,就是PCB上兩條走線,在互不接觸的情況下,一方干擾另一方,或者相互干擾。主要表現(xiàn)是波形有異常雜波,影響信號(hào)完整性(Signal integrity, SI
    發(fā)表于 11-10 17:00 ?2322次閱讀
    淺談PCB<b class='flag-5'>串</b><b class='flag-5'>擾</b>及<b class='flag-5'>降低</b><b class='flag-5'>方法</b>

    什么是?如何減少

    01 . 什么是? ? 是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-23 09:25 ?7824次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    學(xué)習(xí)筆記(1)

    講到,基礎(chǔ)的知識(shí)比如是由電場耦合和磁場耦合的共同結(jié)果啊,從
    的頭像 發(fā)表于 10-25 14:43 ?6372次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>學(xué)習(xí)筆記(1)

    解決方法

    在電子產(chǎn)品的設(shè)計(jì)中普遍存在,通過以上的分析與仿真,了解了的特性,總結(jié)出以下減少
    的頭像 發(fā)表于 08-14 11:50 ?2w次閱讀

    如何減少電路板設(shè)計(jì)中的

    在電路板設(shè)計(jì)中無可避免,如何減少就變得尤其重要。在前面的一些文章中給大家介紹了很多減少
    發(fā)表于 03-07 13:30 ?4188次閱讀

    淺談層疊設(shè)計(jì)、同層、層間

    1、 層疊設(shè)計(jì)與同層 很多時(shí)候,超標(biāo)的根源就來自于層疊設(shè)計(jì)。也就是我們第一篇文章說的設(shè)計(jì)上先天不足,后面糾正起來會(huì)比較困難。 講到層疊對
    的頭像 發(fā)表于 04-09 17:21 ?4946次閱讀
    淺談層疊設(shè)計(jì)、同層<b class='flag-5'>串</b><b class='flag-5'>擾</b>、層間<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    淺談溯源,是怎么產(chǎn)生的

    文章——溯源。 提到,防不勝防,令人煩惱。不考慮,仿真波形似乎一切正常,考慮了
    的頭像 發(fā)表于 03-29 10:26 ?3759次閱讀

    如何降低對PCB板的影響

    的危害: 降低板內(nèi)信號(hào)完整性 時(shí)鐘或者信號(hào)延遲 產(chǎn)生過沖電壓和突變電流 造成芯片邏輯功能紊亂
    發(fā)表于 07-07 10:35 ?1158次閱讀

    過孔的問題

    在硬件系統(tǒng)設(shè)計(jì)中,通常我們關(guān)注的主要發(fā)生在連接器、芯片封裝和間距比較近的平行走線之間。但在某些設(shè)計(jì)中,高速差分過孔之間也會(huì)產(chǎn)生較大的,本文對高速差分過孔之間的產(chǎn)生
    的頭像 發(fā)表于 11-07 11:20 ?2097次閱讀

    什么是?如何減少

    是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-22 09:54 ?4894次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    的類型,產(chǎn)生的原因?

    當(dāng)信號(hào)通過電纜發(fā)送時(shí),它們面臨兩個(gè)主要的通信影響因素:EMI和。EMI和嚴(yán)重影響信噪比。通過容易產(chǎn)生EMI 和
    的頭像 發(fā)表于 07-06 10:07 ?2757次閱讀

    PCB布線減少高頻信號(hào)的措施都有哪些?

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計(jì)布線解決信號(hào)方法哪些?PCB設(shè)計(jì)布線解決信號(hào)
    的頭像 發(fā)表于 10-19 09:51 ?2160次閱讀

    什么是?NEXT近端定義介紹

    雙絞線的就是其中一個(gè)線對被相鄰的線對的信號(hào)進(jìn)來所干擾就是。
    的頭像 發(fā)表于 11-01 10:10 ?1793次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?NEXT近端<b class='flag-5'>串</b><b class='flag-5'>擾</b>定義介紹

    減少方法哪些

    一些方法盡量降低的影響。那么減少方法
    的頭像 發(fā)表于 01-17 15:02 ?2737次閱讀
    減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>的<b class='flag-5'>方法</b><b class='flag-5'>有</b>哪些