在SoC的設(shè)計(jì)階段需要克服可靠性問(wèn)題，而在2.5D和3D方面則需要解決系統(tǒng)級(jí)封裝和模塊仿真的問(wèn)題。

隨著人工智能、大數(shù)據(jù)、云計(jì)算、異構(gòu)計(jì)算等行業(yè)的快速發(fā)展，先進(jìn)封裝技術(shù)已經(jīng)占據(jù)了技術(shù)與市場(chǎng)規(guī)模上的制高點(diǎn)，3D IC是電子設(shè)計(jì)從芯片設(shè)計(jì)走向系統(tǒng)設(shè)計(jì)的一個(gè)重要支點(diǎn)，也是整個(gè)半導(dǎo)體產(chǎn)業(yè)的轉(zhuǎn)折點(diǎn)，相關(guān)EDA解決工具也是必備的戰(zhàn)略技術(shù)點(diǎn)，不過(guò)隨著封裝技術(shù)的演進(jìn)對(duì)EDA也提出了更大的挑戰(zhàn)。

3D IC先進(jìn)封裝對(duì)EDA的挑戰(zhàn)及如何應(yīng)對(duì)

隨著集成電路制程工藝逼近物理尺寸極限，2.5D/3D封裝，芯粒（Chiplet）、晶上系統(tǒng)（SoW）等先進(jìn)封裝成為了提高芯片集成度的新方向，并推動(dòng)EDA方法學(xué)創(chuàng)新。這也使得芯片設(shè)計(jì)不再是單芯片的問(wèn)題，而逐漸演變成多芯片系統(tǒng)工程。新的問(wèn)題隨之出現(xiàn)，先進(jìn)封裝中的大規(guī)模數(shù)據(jù)讀取顯示，高密度硅互連拼裝、高性能良率低功耗需求對(duì)EDA算法引擎提出了更高的要求。

芯和半導(dǎo)體技術(shù)總監(jiān)蘇周祥在2022年EDA/IP與IC設(shè)計(jì)論壇中提出，在SoC的設(shè)計(jì)階段需要克服可靠性問(wèn)題，而在2.5D和3D方面需要解決的問(wèn)題則是系統(tǒng)級(jí)封裝和模塊仿真。

容易出現(xiàn)以下問(wèn)題：

多個(gè)點(diǎn)工具形成碎片化的2.5D/3D IC 解決方案：每個(gè)點(diǎn)工具都有自己的接口與模型；各個(gè)工具之間的交互寫(xiě)作不順暢、缺少自動(dòng)化；

在2.5D/3D IC 設(shè)計(jì)過(guò)程中，不能再設(shè)計(jì)初期就考慮Power/Signal/Thermal的影響，而且不能協(xié)同分析；

多個(gè)點(diǎn)工具形成了很多不同的接口，文本與文件格式的轉(zhuǎn)換，各種不同的格式轉(zhuǎn)換使精度收到損失。

作為應(yīng)對(duì)，2.5D/3D IC先進(jìn)封裝需要一個(gè)新的EDA平臺(tái)。在架構(gòu)方面，需要考慮包括系統(tǒng)級(jí)連接、堆棧管理、層次化設(shè)計(jì)；物理實(shí)現(xiàn)需要：包括協(xié)同設(shè)計(jì)環(huán)境、跨領(lǐng)域工程變更、多芯片3D布局規(guī)劃和布線、統(tǒng)一數(shù)據(jù)庫(kù)；分析解決需要包括片上和封裝電磁分析、芯片封裝聯(lián)合仿真、多物理分析、與布局布線工具無(wú)縫集成；驗(yàn)證方面，則需要芯片工藝約束、封裝制造設(shè)計(jì)規(guī)則、芯片3D組裝約束、芯片數(shù)據(jù)通信協(xié)議。

3D封裝的發(fā)展?jié)摿薮?br />

隨著對(duì)性能有極致追求，需要把晶體管的密度做得越來(lái)越高，速度越來(lái)越快。另外數(shù)據(jù)處理應(yīng)用中，數(shù)據(jù)交互將對(duì)帶寬、吞吐量和速度提出更高的要求，會(huì)導(dǎo)致芯片會(huì)越來(lái)越復(fù)雜、越來(lái)越大，要求遠(yuǎn)遠(yuǎn)超過(guò)了目前的工藝節(jié)點(diǎn)能夠滿(mǎn)足的PPA目標(biāo)和成本，這種情況下用 Chiplet和3D IC技術(shù)的應(yīng)用就首當(dāng)其沖。

目前，云計(jì)算、大數(shù)據(jù)分析、神經(jīng)網(wǎng)絡(luò)訓(xùn)練、人工智能推理、先進(jìn)智能手機(jī)上的移動(dòng)計(jì)算甚至自動(dòng)駕駛汽車(chē)，都在推動(dòng)計(jì)算向極限發(fā)展。面對(duì)更多樣化的計(jì)算應(yīng)用需求，先進(jìn)封裝技術(shù)成為持續(xù)優(yōu)化芯片性能和成本的關(guān)鍵創(chuàng)新路徑。

2021 年全球封裝市場(chǎng)規(guī)模約達(dá) 777 億美元。其中，先進(jìn)封裝全球市場(chǎng)規(guī)模約 350 億美元。預(yù)計(jì)到 2025年先進(jìn)封裝的全球市場(chǎng)規(guī)模將達(dá)到 420 億美元，2019-2025 年全球先進(jìn)封裝市場(chǎng)的 CAGR 約 8%。相比同期整體封裝市場(chǎng)和傳統(tǒng)封裝市場(chǎng)，先進(jìn)封裝市場(chǎng)增速更為顯著。

2.5D/3D IC類(lèi)型及生態(tài)標(biāo)準(zhǔn)

2.5D/3D IC當(dāng)前先進(jìn)封裝的類(lèi)型主要包括：

臺(tái)積電 3D Fabric：CowoS、INFO

英特爾：EMIB、Foveros

三星：I-Cube

ASE：FOCos

Amkor:SWIFT

2.5D/3D IC先進(jìn)封裝數(shù)據(jù)接口的生態(tài)標(biāo)準(zhǔn)有：

Die-Die Interface

Protocol

Security

Bring up

Form Factors

Testability

ESD

Packaging

Collateral/Models

結(jié)語(yǔ)

最后，先進(jìn)封裝可以推動(dòng)半導(dǎo)體向前發(fā)展，高技術(shù)門(mén)檻提高板塊估值。后摩爾時(shí)代CMOS技術(shù)發(fā)展速度放緩，成本卻顯著上升。2.5D/3D IC先進(jìn)封裝可以通過(guò)小型化和多集成的特點(diǎn)顯著優(yōu)化芯片性能和繼續(xù)降低成本，未來(lái)封裝技術(shù)的進(jìn)步將成為芯片性能推升的重要途徑，2.5D/3D IC先進(jìn)封裝的功能定位升級(jí)，已成為提升電子系統(tǒng)級(jí)性能的關(guān)鍵環(huán)節(jié)。

審核編輯 ：李倩