來(lái)源：半導(dǎo)體芯科技編譯

SEMI最近與PowerAmerica聯(lián)盟的執(zhí)行董事兼首席技術(shù)官Victor Veliadis合作，舉辦了一次題為SiC-碳化硅材料特性、制造基礎(chǔ)知識(shí)和關(guān)鍵應(yīng)用的在線研討會(huì)。在接受《半導(dǎo)體工程》采訪時(shí)，Veliadis詳細(xì)介紹了SiC制造工藝和Si工藝的差異的一些要點(diǎn)。

Etch蝕刻工藝。SiC在化學(xué)溶劑中呈現(xiàn)惰性，只有干法蝕刻可行。掩膜材料、掩膜蝕刻的選擇、混合氣體、側(cè)壁斜率的控制、蝕刻速率、側(cè)壁粗糙度等都需要重新開發(fā)。

Substrate thinning襯底減薄。對(duì)于SiC低電阻或厚外延處理（材料硬度要求特殊配方）。CMP用于精細(xì)平整度控制。

Doping摻雜工藝。由于碳化硅熔點(diǎn)高，摻雜劑擴(kuò)散常數(shù)低，傳統(tǒng)的熱擴(kuò)散在碳化硅中并不實(shí)用。評(píng)估注入種類、劑量、能量、溫度、掩蔽材料等。SiC注入后再結(jié)晶和注入物激活退火方法（爐內(nèi)、RTA等）、溫度、升溫速率、持續(xù)時(shí)間、氣體流量等。選擇退火保護(hù)層，最大限度地減少SiC晶片表面退化。CMP可用于壓平硅片，減輕高溫退火的影響。

Metallization關(guān)于金屬化。針對(duì)SiC需要評(píng)估CTE匹配的金屬，選擇抗蝕劑類型，開發(fā)底部剝離輪廓，金屬蒸發(fā)和剝離，濺射金屬沉積和干法蝕刻。

Ohmic contact formation歐姆觸的形成。SiC/金屬阻隔層的高值導(dǎo)致了整流接觸。對(duì)于歐姆接觸，需要進(jìn)行金屬沉積后退火。優(yōu)化退火溫度、升溫速率、持續(xù)時(shí)間、氣體流量，保持表面質(zhì)量。

Gate oxides柵極氧化物。較差的SiC/SiO2界面質(zhì)量會(huì)降低MOS反轉(zhuǎn)層的遷移率。開發(fā)鈍化技術(shù)，以提高SiC/SiO2界面質(zhì)量。

Transparent wafers透明晶圓。這使得CD-SEM和計(jì)量測(cè)量變得復(fù)雜，因?yàn)榻蛊矫媸峭ㄟ^(guò)使用光學(xué)顯微鏡來(lái)確定的。其他工具需要軟件/增益/硬件調(diào)整，以轉(zhuǎn)移到SiC不透明的波長(zhǎng)。需要SiC計(jì)量/校驗(yàn)工具。

Relative lack of flatness in SiC wafers SiC晶圓相對(duì)缺乏的平整度。這可能會(huì)使光刻和其他加工復(fù)雜化，特別是高壓器件（厚漂移外延層）。高溫工藝會(huì)進(jìn)一步降低晶圓的平整度。CMP可以在制造的不同的制造階段使晶圓變平。

Insulation dielectrics 絕緣電介質(zhì)。厚的電介質(zhì)被沉積在SiC中。評(píng)估沉積的介質(zhì)缺陷對(duì)邊緣終端和器件可靠性的影響。

Veliadis認(rèn)為，傳統(tǒng)IDM通過(guò)調(diào)整現(xiàn)有工藝，針對(duì)SiC的材料特性進(jìn)行特定的工藝開發(fā)和優(yōu)化，并達(dá)到合格標(biāo)準(zhǔn)后，另需購(gòu)買一些關(guān)鍵的新設(shè)備，現(xiàn)有成熟的Si產(chǎn)線可轉(zhuǎn)化為SiC產(chǎn)線。比如，一條150mm的硅制造生產(chǎn)線轉(zhuǎn)化為SiC生產(chǎn)線，費(fèi)用大約為2000萬(wàn)美元。

審核編輯 黃昊宇