與移位寄存器和其他組合電路一樣，在最常使用的數(shù)字電子產(chǎn)品中還有另一個重要元素，它就是計數(shù)器。計數(shù)器不僅用于計數(shù)，還用于測量頻率和時間，增加內(nèi)存地址。

計數(shù)器是一種數(shù)字設備，計數(shù)器的輸出包括基于時鐘脈沖應用的預定義狀態(tài)，可用于計算脈沖數(shù)。通常情況下，計數(shù)器由觸發(fā)器裝置組成，觸發(fā)器裝置可以是同步計數(shù)器或異步計數(shù)器。在同步計數(shù)器中，只給所有觸發(fā)器一個時鐘 i/p，而在異步計數(shù)器中，觸發(fā)器的o/p是來自附近觸發(fā)器的時鐘信號。

按照計時方式的劃分，計數(shù)器可以分為不同的類型，主要包括：

• 異步計數(shù)器
• 同步計數(shù)器
• 異步十進制計數(shù)器
• 同步十進制計數(shù)器
• 異步上下計數(shù)器
• 同步上下計數(shù)器

為便于大家更好的理解每種計數(shù)器的工作原理，下面依次來介紹下。

異步計數(shù)器

2位異步計數(shù)器的示意圖如下所示。其中，外部時鐘僅連接到FF0(第一個觸發(fā)器)的時鐘 i/p，所以這個FF在每個時鐘脈沖的下降沿改變狀態(tài)，但是FF1只有在被FF0的Q o/p下降沿激活時才會改變。由于通過 FF的整體傳播延遲，i/p時鐘脈沖的變化和FF0的Q o/p的變化永遠不會恰好同時發(fā)生。因此，F(xiàn)F不能同時激活，從而產(chǎn)生異步操作。

請注意，為方便起見，上圖中 Q0、Q1和CLK的變化顯示為并發(fā)的，即使這是一個異步計數(shù)器。實際上，Q0、Q1和CLK的變化有一個小的延遲b/n。

通常情況下，所有CLEAR i/ps都連接在一起，因此在開始計數(shù)之前，單個脈沖可以清除所有FF。輸入FF0的時鐘脈沖在傳播延遲后通過新計數(shù)器產(chǎn)生波紋，例如水面上的波紋，因此又稱為波紋計數(shù)器。

兩位紋波計數(shù)器的電路圖包括四種不同的狀態(tài)，每種狀態(tài)由一個計數(shù)值組成。同樣，具有n個FF的計數(shù)器可以具有2N個狀態(tài)。計數(shù)器中的狀態(tài)數(shù)稱為其模數(shù)。因此，兩位計數(shù)器是mod-4計數(shù)器。

異步進制計數(shù)器

在前面的計數(shù)器中有2N個狀態(tài)。但是，狀態(tài)小于 2N的計數(shù)器也是可能的，它們的設計目的是在其系列中包含狀態(tài)數(shù)，這些被稱為縮短序列，它是通過在經(jīng)歷其所有狀態(tài)之前驅(qū)動計數(shù)器循環(huán)來完成的。具有縮短序列的計數(shù)器的常見模數(shù)是10。在其系列中具有10個狀態(tài)的計數(shù)器稱為十進制計數(shù)器。實現(xiàn)的十進制計數(shù)器電路如下所示。

當計數(shù)器計數(shù)到10時，所有FF將被清除。請注意，只有Q1和Q3都用于解碼10的計數(shù)，這稱為部分解碼。與此同時，0-9的其他狀態(tài)之一同時具有高Q1和Q3。下面給出了十進制計數(shù)器表的系列。

異步上下計數(shù)器

在特定應用中，計數(shù)器必須能夠向上和向下計數(shù)。下面的電路是一個三位向上和向下計數(shù)器，根據(jù)控制信號狀態(tài)向上或向下計數(shù)。當UP i/p為1且DOWN i/p為0時，F(xiàn)F0和FF1之間的NAND門將觸發(fā)器 (FF0) 的非反相 o/p (Q) 導通到時鐘i/p觸發(fā)器(FF1)。同樣，觸發(fā)器1的非反相o/p將通過另一個NAND門進入觸發(fā)器2的時鐘 i/p。因此計數(shù)器將向上計數(shù)。

一旦控制 i/p (UP) 為0且DOWN為1，則觸發(fā)器 0 (FF0) 和觸發(fā)器 1 (FF) 的反相 o/ps分別被導通到FF1和FF2的時鐘i/ps。如果FF最初更改為0，則在應用i/p脈沖時，計數(shù)器將通過下圖所示序列。請注意，由于 NAND門引入了額外的傳播延遲，異步上下計數(shù)器比加計數(shù)器/減計數(shù)器慢。

同步計數(shù)器

在這種類型的計數(shù)器中，所有FF的CLK i/ps連接在一起并由i/p脈沖激活。因此，所有FF都會瞬間改變狀態(tài)。下面的電路圖是一個三位同步計數(shù)器。FF0的輸入J和K連接到高電平。FF1的J &K i/ps連接到FF0的 o/p，F(xiàn)F2的輸入J & K連接到與門的o/p由FF0和FF1的 o/ps饋電。當FF0和FF1的輸出都為高時。由于AND門，第四個CLK脈沖的上升沿將導致FF2改變其狀態(tài)。

下面給出了三位計數(shù)器表的序列，這些計數(shù)器的主要優(yōu)點是沒有增加時間延遲，因為所有FF都是并行激活的。因此，該同步計數(shù)器的最大工作頻率將大大高于等效異步計數(shù)器。

同步十進制計數(shù)器

同步計數(shù)器從0到9計數(shù)，類似于異步計數(shù)器，然后再次循環(huán)為零。這個過程是通過將1010狀態(tài)驅(qū)動回0000狀態(tài)來完成的。這被稱為截斷序列，可以通過下面的電路設計。

從上圖的系列表中，可以觀察到：

Q0連接在每個CLK脈沖上

每次Q0=1 & Q3=0時，Q1在下一個時鐘脈沖上改變

每次Q0=Q1=1時，Q2在下一個時鐘脈沖上改變。

每次當 Q0=1、Q1=1和 Q2=1(計數(shù) 7)或Q0=1和Q3=1(計數(shù) 9)時，Q3都會在下一個CLK脈沖上改變。

上述特性可以用于與門或或門，其邏輯圖如上圖所示。

同步上下計數(shù)器

下面給出了一個三位同步上下計數(shù)器、表格形式和序列。這種計數(shù)器有一個類似于異步升降計數(shù)器的升降控制i/p，用于通過一定的系列來控制計數(shù)器的方向。

系列顯示：

向上和向下系列的每個CLK脈沖上的Q0關(guān)系

當Q0=1為up系列時，Q1的狀態(tài)在下一個CLK脈沖上改變。

當Q0=0為down系列時，Q1的狀態(tài)在下一個 CLK脈沖上改變。

當Q0=Q1=1用于向上系列時，Q2的狀態(tài)會在下一個CLK脈沖上發(fā)生變化。

當Q0=Q1=0用于下降系列時，Q2的狀態(tài)會在下一個CLK脈沖上發(fā)生變化。

與門、或門和非門采用上述特性，其邏輯圖如上圖所示。

計數(shù)器的應用

計數(shù)器的應用主要涉及數(shù)字時鐘和多路復用，計數(shù)器的最佳示例是下面討論的并行到串行數(shù)據(jù)轉(zhuǎn)換邏輯。

在并行線上同時執(zhí)行的一組位稱為并行數(shù)據(jù)。在時間序列中的單行上執(zhí)行的一組位稱為串行數(shù)據(jù)。并行到串行的數(shù)據(jù)轉(zhuǎn)換通常是通過使用計數(shù)器來提供二進制數(shù)據(jù)系列，選擇MUX的i/ps，如下面的電路中所示。

在上述電路中，8模計數(shù)器由Q o/ps組成，它們連接到數(shù)據(jù)，選擇8位MUX的i/ps 。第一個8位并行數(shù)據(jù)組應用于MUX的輸入。當計數(shù)器從0到7進行二進制序列時，每個位都以D0開頭，被串行選擇并通過MUX 傳遞到o/p線。經(jīng)過8個CLK脈沖后，數(shù)據(jù)字節(jié)已變?yōu)榇懈袷讲⑼ㄟ^傳輸線發(fā)送出去。然后，計數(shù)器重新處理 0，并在類似的過程中再次串行更改另一個并行字節(jié)。

異步與同步計數(shù)器的比較

下面簡單比較一下同步和異步計數(shù)器的操作和特點，二者的主要區(qū)別如下：

總結(jié)

眾所周知，微控制器的應用需要對外部事件進行計數(shù)，例如精確的內(nèi)部時間延遲生成和脈沖序列的頻率。這些事件經(jīng)常用于數(shù)字系統(tǒng)和計算機。這兩個事件都可以通過軟件技術(shù)執(zhí)行，但是用于計數(shù)的軟件循環(huán)不會給出確切的結(jié)果，更重要的功能沒有完成，而這些都可以通過微控制器中用作中斷的定時器和計數(shù)器來糾正。

其中，計數(shù)器是專門設計的同步時序電路，計數(shù)器的狀態(tài)等于觸發(fā)器在電路中保持的計數(shù)。計數(shù)器計算或記下事件發(fā)生的次數(shù)。另外，計數(shù)器是關(guān)鍵的硬件組件，被定義為“用于計算脈沖數(shù)的數(shù)字電路”，因為計數(shù)器是通過將觸發(fā)器分組并對其施加單個時鐘信號來設計的。

簡而言之，計數(shù)器就是那些具有一組存儲元件(如觸發(fā)器)來保存計數(shù)的電子器件。