為了在物聯(lián)網(wǎng) （IoT） 市場中發(fā)揮作用，原始設(shè)備制造商 （OEM） 需要能夠接受更快的創(chuàng)新速度。物聯(lián)網(wǎng)應(yīng)用的可能范圍是無窮無盡的，成功的公司使他們的開發(fā)人員能夠不斷地識別和實施新的、更有用的方法來利用傳感器的功能、監(jiān)控不同類型的數(shù)據(jù)和控制設(shè)備的生態(tài)系統(tǒng)。

物聯(lián)網(wǎng)應(yīng)用跨越許多領(lǐng)域，包括可穿戴設(shè)備、汽車、家庭、工業(yè)，甚至城市。除了允許開發(fā)人員實施創(chuàng)新之外，物聯(lián)網(wǎng)設(shè)備還必須高效、安全且美觀。應(yīng)用程序很重要，必須圍繞旨在推廣易于使用的設(shè)備的直觀軟件進行包裝。

微控制器 （MCU） 是基于物聯(lián)網(wǎng)的產(chǎn)品的核心，選擇合適的 MCU 是滿足客戶當前和未來需求的關(guān)鍵。本文將探討當今嵌入式 MCU 可提供的多種功能，以加速設(shè)計，同時支持創(chuàng)新應(yīng)用。在第 1 部分中，我們將介紹先進的工藝技術(shù)、低功耗設(shè)計技術(shù)、多核系統(tǒng)的功耗注意事項、內(nèi)核間通信、串行存儲器接口和系統(tǒng)安全性。

物聯(lián)網(wǎng)市場（增長最快的引擎）

物聯(lián)網(wǎng)技術(shù)繼續(xù)改變?nèi)粘９ぷ骱蜕罘绞?，使其變得更實惠、更方便、更舒適和更智能。物聯(lián)網(wǎng)市場可以大致分為兩類：消費者物聯(lián)網(wǎng)和商業(yè)物聯(lián)網(wǎng)。

消費物聯(lián)網(wǎng)

消費物聯(lián)網(wǎng)廣泛包括家庭、生活方式、健康和移動性。設(shè)備通常是個人的連接產(chǎn)品，以提高他們的生產(chǎn)力、安全性和生活方式。從智能家居到聯(lián)網(wǎng)汽車，從智能醫(yī)療到舒適生活方式，消費市場正蓄勢待發(fā)，迎接下一波浪潮。

商業(yè)物聯(lián)網(wǎng)

商業(yè)物聯(lián)網(wǎng)規(guī)模龐大，廣泛包括零售、健康、能源、交通、城市、制造和公共服務(wù)。商業(yè)物聯(lián)網(wǎng)部門將改變組織和社區(qū)，以實現(xiàn)經(jīng)濟增長的新時代。物聯(lián)網(wǎng)通過連接數(shù)據(jù)、人員和機器來提高生產(chǎn)力、效率和日常運營來做到這一點。商業(yè)物聯(lián)網(wǎng)還可以作為一種工具，幫助公司在未開發(fā)的領(lǐng)域發(fā)現(xiàn)新的增長機會。

工藝技術(shù)（規(guī)模——很重要）

用于制造 MCU 的工藝技術(shù)對于確定其性能、低功耗能力和成本至關(guān)重要。物聯(lián)網(wǎng)應(yīng)用需要高效的有功功耗和低功耗模式消耗，以實現(xiàn)系統(tǒng)的整體電源效率。制造技術(shù)的持續(xù)進步導(dǎo)致芯片尺寸縮小。這降低了芯片的總體成本，因為它允許在同一塊硅晶片上制造更多的 MCU。性能和功率也直接受到芯片收縮的影響?？s小芯片可減少在保持相同時鐘頻率的同時打開/關(guān)閉每個晶體管所需的電流。因此，較小的芯片具有較低的功耗和較高的最大時鐘頻率，從而導(dǎo)致更高的性能。

例如，用于制造 Cypress Semiconductors 的可編程片上系統(tǒng) （PSoC） 6 BLE 系列 MCU 的40 nm 工藝技術(shù)為各種物聯(lián)網(wǎng)應(yīng)用提供了高性能和經(jīng)濟高效的實施方案。深度睡眠電流只需要幾微安即可完全保持。其他功耗模式，包括活動、睡眠、低功耗活動和低功耗睡眠，使開發(fā)人員能夠靈活地優(yōu)化系統(tǒng)功耗，同時在需要時保持高性能。

【圖3 | 用于物聯(lián)網(wǎng)應(yīng)用的低功耗 MCU 框圖］

權(quán)力（最重要）

設(shè)計物聯(lián)網(wǎng)設(shè)備時的一大挑戰(zhàn)是它們可能很耗電。大多數(shù)物聯(lián)網(wǎng)設(shè)備都是永遠在線和微型的，這意味著它們可以容納的電池容量有限。MCU 供應(yīng)商在針對物聯(lián)網(wǎng)應(yīng)用優(yōu)化 MCU 時會考慮多種因素，例如

改進工藝技術(shù)

提供高度靈活的電源模式

啟用功耗優(yōu)化的硬件 IP 塊

將重要功能集成到單個芯片中

優(yōu)化 Flash 訪問頻率

啟用高速緩存

支持更寬的工作電壓范圍

不幸的是，雖然縮小工藝技術(shù)可以提高性能、功耗和集成度，但它帶來了管理漏電流的挑戰(zhàn)，尤其是在低功耗模式下。為了應(yīng)對漏電流的挑戰(zhàn)，MCU 供應(yīng)商采用了特殊的晶體管工藝技術(shù)，例如多柵極器件、高壓晶體管/邏輯/電路、專門設(shè)計的存儲單元等。

靈活的電源模式的可用性使開發(fā)人員能夠安排單獨的系統(tǒng)事件，從而優(yōu)化整體功耗。一項關(guān)鍵技術(shù)是提供多個外圍設(shè)備，這些外圍設(shè)備可以在低功耗模式下運行，并且可以在無需喚醒 CPU 的情況下被喚醒以執(zhí)行其功能。一些 MCU 還提供特殊的低功耗活動模式，其中外圍設(shè)備可用于功能有限的操作（例如較低的工作頻率和電壓），以進一步優(yōu)化應(yīng)用功耗。甚至可以設(shè)計特定的外圍設(shè)備以優(yōu)化功耗；即，BLE 無線電可以設(shè)計為支持低功率無線通信。

另一個顯著影響功耗的因素是非易失性 （NV） 存儲器訪問。對于使用閃存（NV 存儲器）存儲固件代碼的 MCU 尤其如此。閃存訪問中的任何優(yōu)化都會導(dǎo)致顯著降低功耗。目標是最小化 Flash 訪問的頻率。這里應(yīng)用了兩種常見的技術(shù)。一種方法是提供高速緩沖存儲器。這樣，不需要在每個執(zhí)行周期都訪問實際的代碼存儲器（Flash）。另一種方法是增加一個周期中獲取的數(shù)據(jù)量。使用更寬的 Flash 訪問會降低 Flash 訪問頻率。

基于物聯(lián)網(wǎng)的 MCU 還可以提供靈活的電源系統(tǒng)。通過支持寬電源電壓范圍，MCU 可以使用多個電源供電。例如，健身追蹤器等簡單的物聯(lián)網(wǎng)應(yīng)用可以由紐扣電池供電，而智能手表等復(fù)雜的物聯(lián)網(wǎng)應(yīng)用可以由電源管理集成電路 PMIC 供電。一些 MCU 提供內(nèi)部降壓轉(zhuǎn)換器以有效調(diào)節(jié)功率。

在考慮 MCU 的功耗模式時，重要的是要超越基本架構(gòu)。例如，標準 ARM CPU 內(nèi)核支持活動、睡眠和深度睡眠。特定的 MCU 供應(yīng)商通常會添加額外的電源模式。例如，賽普拉斯 PSoC 6 BLE MCU 在六種功耗模式下運行，增加了低功耗活動、低功耗睡眠和休眠模式。

【圖4 | PSoC 6 BLE MCU 中的電源模式轉(zhuǎn)換示例］

多處理器 MCU（更快地運行并行應(yīng)用程序任務(wù)）

物聯(lián)網(wǎng)系統(tǒng)的復(fù)雜性同時隨著其功能集的增加而增加，同時物理尺寸也在縮小。MCU 制造商旨在提高系統(tǒng)性能，同時盡可能降低尺寸和功耗。多核 MCU 和片上系統(tǒng) （SoC） 通過在單個芯片中集成更多功能并最小化芯片空間來提供更高的性能。多核處理器是包含兩個或多個獨立內(nèi)核（或 CPU）的 MCU 或 SoC。這些內(nèi)核通常集成到單個芯片上，盡管它們可以實現(xiàn)為單個封裝中的多個管芯。

多核 MCU 有助于提供高性能，同時保持小尺寸。在可穿戴設(shè)備等典型物聯(lián)網(wǎng)設(shè)計中，需要多個 MCU：用于無線通信的 BLE 控制器、用于實現(xiàn)用戶界面的觸控 MCU，以及用于運行應(yīng)用程序的主 MCU。這三個 MCU 的功能可以通過一個高度集成的多核 MCU 來提供。

多核 MCU 提供了許多其他好處。例如，多核 MCU 集成了足夠的資源以允許 CPU 并行處理密集型任務(wù)，從而充分利用多任務(wù)處理效率。這些還允許開發(fā)人員有效地將系統(tǒng)事件分配給特定的內(nèi)核，從而滿足功率和性能目標。例如，在雙核可穿戴設(shè)計中，可以將需要較少 CPU 干預(yù)的周期性功能（如無線廣播和觸摸感應(yīng)）分配給一個內(nèi)核。其他需要大量 CPU 干預(yù)的“高接觸”功能（例如傳感器融合）可以分配給另一個內(nèi)核。當在系統(tǒng)中運行多個應(yīng)用程序時，這種分區(qū)減少了延遲時間。集成還通過整合協(xié)議棧和程序內(nèi)存來提高效率。

【圖5 | 用于物聯(lián)網(wǎng)應(yīng)用的多核 MCU 示例］

圖 6 顯示了一個多核 MCU，即Cypress MCU PSoC 6低功耗藍牙。該雙核設(shè)備具有兩個 32 位 ARM Cortex CPU，即 Cortex-M4 和 Cortex-M0+。這兩個 CPU 都是 32 位處理器，具有 32 位數(shù)據(jù)路徑、32 位寄存器和 32 位存儲器接口。Cortex-M4 是主 CPU，專為短中斷響應(yīng)時間、高代碼密度和高 32 位吞吐量而設(shè)計，同時保持嚴格的成本和功耗預(yù)算。Cortex-M0+ 用作處理安全、安全和保護功能的輔助 CPU。Cortex CPU 實現(xiàn)了 Thumb 指令集的一個子集，并有兩種操作模式，稱為線程模式和處理程序模式。這些 CPU 在解除復(fù)位并執(zhí)行應(yīng)用軟件時進入線程模式。為了處理異常，CPU 進入 Handle 操作模式。在所有異常處理完成后，CPU 返回線程模式。

【圖6 | 多核嵌入式 MCU 示例（PSoC 6 BLE）］

處理器間通信（實現(xiàn)外設(shè)共享和信息交換）

在多核 MCU 中，需要處理器間通信 （IPC） 來協(xié)調(diào)內(nèi)核之間的操作。IPC 充當通信管理器，處理處理器之間的消息分發(fā)?，F(xiàn)代 CPU 架構(gòu)（如 ARM Cortex）支持硬件和固件中的多核通信。一個這樣的示例是發(fā)送事件 （SEV） 指令，該指令在執(zhí)行時斷言設(shè)備中的所有內(nèi)核。MCU廠商已經(jīng)采用了多種方法來實現(xiàn)IPC：

基于中斷

使用這種方法，一個內(nèi)核向另一個內(nèi)核發(fā)送中斷以指示應(yīng)用程序事件。通常，中斷例程非常緊湊，不會占用太多代碼內(nèi)存。與任何中斷機制一樣，每個中斷都有自己的中斷服務(wù)程序 （ISR），通過它可以由各自的內(nèi)核執(zhí)行特定任務(wù)。對于數(shù)據(jù)的實際傳遞，有一個可以被多個內(nèi)核訪問的共享內(nèi)存。除了共享數(shù)據(jù)之外，它還提供了一種請求和確認消息的機制。

郵箱

郵箱是 RAM 中的專用內(nèi)存空間，供每個 CPU 相互發(fā)送和接收消息。每個核心維護自己的 RAM 內(nèi)存（郵箱）并將消息發(fā)送到其他核心的郵箱。

隊列消息

消息隊列使用兩個共享內(nèi)存區(qū)域來存儲每個核心發(fā)送給另一個核心的消息。第一個是稱為命令緩沖區(qū)的專用存儲器，用于存儲從主機發(fā)送到從機的命令。另一個專用存儲器稱為消息緩沖區(qū)，允許從設(shè)備響應(yīng)主設(shè)備。

【圖7 | 處理器間通信（IPC）的各種模式］

信號量

信號量是一種防止多個源同時訪問共享資源的機制。在多核處理器中，共享硬件位置充當信號量來指示，例如，特定共享外圍設(shè)備是否正在被特定內(nèi)核使用。在訪問外設(shè)之前，系統(tǒng)中的其他核讀取信號量狀態(tài)以查看其是否可用。

串行存儲器接口（物聯(lián)網(wǎng)存儲器的選擇）

內(nèi)存是任何物聯(lián)網(wǎng)系統(tǒng)不可或缺的一部分，用于代碼和數(shù)據(jù)存儲?，F(xiàn)代物聯(lián)網(wǎng)設(shè)備所需的不斷增長的智能推動了對更大代碼和數(shù)據(jù)內(nèi)存的需求。然而，將所有這些存儲器作為內(nèi)部存儲器集成到設(shè)備中會增加 MCU 的芯片尺寸和成本。另一種方法是提供根據(jù)需要在外部擴展內(nèi)存的選項。這使開發(fā)人員能夠根據(jù)最終應(yīng)用程序的需要添加內(nèi)存。此外，如果在開發(fā)周期過程中發(fā)現(xiàn)預(yù)算的內(nèi)部存儲器空間不足，則可以引入額外的外部存儲器，而無需重新設(shè)計整個系統(tǒng)。

了解外部存儲器接口的速度和安全性以及它的易用性也很重要。一般來說，串行存儲器是比并行存儲器更好的選擇，以節(jié)省 MCU 上有限的 IO 引腳。雖然基于 SPI 的串行存儲器為數(shù)據(jù)記錄提供了合理的接口速度，但直接執(zhí)行外部代碼需要更高的速度。這些要求促使 MCU 制造商提供 SPI 的替代方案。這是不同方案的數(shù)據(jù)吞吐量的快速比較。

SPI：支持 1 位/周期吞吐量

Dual-SPI：支持 2 位/周期吞吐量

Quad-SPI：支持 4 位/周期吞吐量

Dual Quad-SPI：支持 1 字節(jié)/周期吞吐量

通常，MCU 將同時支持多種類型的存儲器，從而為開發(fā)人員提供最大的靈活性。

由于許多物聯(lián)網(wǎng)系統(tǒng)處理用戶的個人數(shù)據(jù)，因此確保數(shù)據(jù)安全非常重要。同樣，代碼存儲器需要保護以防止未經(jīng)授權(quán)使用設(shè)備。外部存儲器在這方面的安全性方面更容易受到攻擊，因此需要特殊的機制來保護外部存儲的數(shù)據(jù)。為此，MCU 使用各種加密技術(shù)（例如 AES、DES、RSA）來保護數(shù)據(jù)和代碼免受未經(jīng)授權(quán)的訪問。例如，賽普拉斯半導(dǎo)體的 PSoC 6 BLE MCU 提供了一個特殊的串行存儲器接口 （SMIF） 外設(shè)，支持直接執(zhí)行外部代碼的就地執(zhí)行 （XIP） 模式和用于數(shù)據(jù)記錄的備忘錄映射 IO （MMIO） 模式。它使用特殊命令進行控制，例如閃存的編程/擦除、存儲設(shè)備的睡眠模式進入等。

【圖8 | 串行存儲器接口 （SMIF） 的示例］

SMIF 允許用戶配置多個相同或不同類型和大小的存儲設(shè)備。在內(nèi)存 （XIP） 模式下，多個內(nèi)存設(shè)備被映射到不同的地址。它們可以是不同的內(nèi)存類型，將它們與系統(tǒng)中的不同目的對齊。它們也可以是配置在連續(xù)地址空間中的相同內(nèi)存設(shè)備，以模擬連續(xù)的大內(nèi)存。將 SMIF 外設(shè)與 SPI 閃存結(jié)合使用是外部 NAND 和 NOR 閃存的可行替代品，并且還可以節(jié)省電路板空間。由于串行閃存直接映射到處理器的內(nèi)存空間數(shù)據(jù)存儲并支持執(zhí)行 XIP，因此與 NAND 存儲器相比，易用性得到了改進。

系統(tǒng)安全、隱私和安全（信任根）

一旦連接了設(shè)備，就會引入被黑客入侵的可能性。因此，物聯(lián)網(wǎng)設(shè)備的安全性是一個不可協(xié)商的因素，無論該設(shè)備是個人可穿戴手環(huán)還是聯(lián)網(wǎng)汽車。所有級別都需要數(shù)據(jù)保護，包括存儲、處理和通信期間，以確保系統(tǒng)可靠性。此外，任何處理數(shù)據(jù)的軟件或固件也應(yīng)該受到保護。這種安全性可以在兩個級別上啟用。第一層是軟件的安全性。第二層是硬件安全，即通過硬件保護軟件。

通常，基于軟件的安全性使用存儲在代碼空間中的密鑰。盡管這在技術(shù)上可以執(zhí)行加密和解密，但該過程仍然容易受到黑客攻擊，因為它是存儲代碼。代碼被解碼的那一刻，安全性就被打敗了。

基于硬件的安全使用集成電路來保護系統(tǒng)；例如，代碼和數(shù)據(jù)的加密和解密。基于硬件的安全性是自包含的，不需要任何額外的軟件即可運行，從而消除了惡意代碼、感染、污染或其他漏洞損害系統(tǒng)、客戶數(shù)據(jù)和服務(wù)的可能性。因此，在保護敏感數(shù)據(jù)或代碼時，基于硬件的安全性是首選方法。這就是為什么用于物聯(lián)網(wǎng)應(yīng)用的 MCU 具有復(fù)雜的集成硬件安全功能，例如加密塊、代碼保護 IP 和其他基于硬件的機制。

與固件實施相比，基于硬件的安全性還具有提供更快性能和更低功耗的額外好處。例如，賽普拉斯 PSoC 6 BLE MCU 中的專用加密模塊可加速加密功能。此外，該塊還提供真隨機數(shù)生成功能、對稱密鑰加密和解密、散列、消息身份驗證、隨機數(shù)生成（偽和真）、循環(huán)冗余檢查以及啟用/禁用、中斷設(shè)置和標志等實用功能。 該 MCU 器件還配備了安全啟動功能。安全啟動使用 ROM 例程來保證 Flash 中用戶數(shù)據(jù)的身份驗證。安全啟動是一個涉及密碼學(xué)的過程，它允許物聯(lián)網(wǎng)設(shè)備開始執(zhí)行經(jīng)過身份驗證且因此受信任的軟件來運行。

在第 1 部分中，我們介紹了先進的工藝技術(shù)、低功耗設(shè)計技術(shù)、多核系統(tǒng)的功耗注意事項、內(nèi)核間通信、串行存儲器接口和系統(tǒng)安全性。在第 2 部分中，我們將介紹高級 BLE 無線鏈路、模擬前端、智能觸摸界面以及其他對物聯(lián)網(wǎng)設(shè)計很重要的技術(shù)。

審核編輯：郭婷