注：CH9102F 和 CH9102X 的底板是 0#引腳 GND，是可選但建議的連接；其它 GND 是必要連接。

CH9102X 的 VIO 引腳與 V3 引腳已在內(nèi)部短接。

CH9102 的 USB 收發(fā)器按 USB2.0 全內(nèi)置設計，UD+和 UD-引腳不能串接電阻，否則影響信號質(zhì)量。

關(guān)于電源與功耗

CH9102 芯片有 3 個電源端，內(nèi)置了產(chǎn)生 3.3V 的電源調(diào)節(jié)器。VDD5 是電源調(diào)節(jié)器的輸入端，V3是電源調(diào)節(jié)器的輸出端和 USB 收發(fā)器及內(nèi)核電源輸入，VIO 是I/O引腳電源。

CH9102 芯片支持 5V 或者 3.3V 電源電壓，V3 引腳應該外接容量為 0.1uF 左右的電源退耦電容。

當使用 5V 工作電壓（大于 3.8V）時，VDD5 引腳輸入外部 5V 電源（例如 USB 總線電源），由內(nèi)部電源調(diào)節(jié)器于 V3 引腳產(chǎn)生 3.3V 電源，用于 USB 收發(fā)器。當使用 3.3V 或更低工作電壓（小于 3.6V）時，V3 引腳應該與 VDD5 引腳相連接，同時輸入外部的 3.3V 電源，V3 引腳仍需外接電源退耦電容。

CH9102 芯片的 VIO 引腳用于為串口 I/O 和 RST 引腳提供 I/O 電源，支持 1.8V～5V 電源電壓，VIO應該與 MCU 等外設使用同一電源。UD+和 UD-及 VBUS 引腳使用 V3 電源，不使用 VIO 電源。

CH9102 芯片自動支持 USB 設備掛起以節(jié)約功耗。在 USB 掛起狀態(tài)下，如果 I/O 輸出引腳沒有外部負載，I/O 輸入引腳處于懸空（內(nèi)部上拉）或者高電平狀態(tài)，那么 VIO 電源將不消耗電流。另外，當 V3 和 VDD5 失去供電處于 0V 電壓時，VIO 消耗電流情況同上，VIO 不會向 VDD5 或者 V3 倒灌電流。VBUS 引腳應該連接到 USB 總線的電源，當檢測到失去 USB 電源時，CH9102 芯片將關(guān)閉 USB 并睡眠（掛起）。VBUS 引腳內(nèi)置的下拉電阻可以由計算機端軟件通過設置串口 MCR 寄存器中的 OUT1 信號

控制（SERIAL_IOC_MCR_OUT1），OUT1 無效時開啟下拉電阻（默認狀態(tài)），OUT1 有效時關(guān)閉下拉電阻。

當 VBUS 引腳串接電阻后用于通過 PMOS 控制 VIO 電源時，CH9102 提供了 VIO 低壓保護機制。在關(guān)閉 VBUS 下拉電阻期間，如果檢測到 VIO 電壓低于約 1.4V，那么 CH9102 將自動在 VBUS 引腳吸收約300uA 放電電流，直到 VIO 電壓升高后結(jié)束該放電電流，并自動開啟下拉電阻。

推薦雙供電方案，僅 VIO 與 MCU 共用電源，消耗電流極小，USB 掛起/睡眠時 VIO 電流僅 2uA。

CH9102X 的 VIO 引腳與 V3 引腳已在內(nèi)部短接，VIO 使用內(nèi)部電源調(diào)節(jié)器 LDO 輸出的 3.3V 電源，支持 3.3V 串口信號

審核編輯 黃昊宇