OpenVPX 將高速并行處理 FPGA 與 CPU 的軟件功能結(jié)合在一起，以滿(mǎn)足無(wú)人平臺(tái)最具挑戰(zhàn)性的傳感器處理應(yīng)用。

如今的無(wú)人機(jī)、UUV和無(wú)人機(jī)正在隨著傳感器數(shù)量的增加而得到增強(qiáng)。來(lái)自這些電子戰(zhàn)（EW）傳感器的大量傳入數(shù)據(jù)需要盡可能接近實(shí)時(shí)地進(jìn)行處理。隨著處理元件的發(fā)展，F(xiàn)PGA是理想的傳感器接口。它非常適合以無(wú)與倫比的速度和非常低的延遲對(duì)并行數(shù)據(jù)執(zhí)行固定算法。高端FPGA配備了大量的串行或并行接口，允許它們輸入大量原始數(shù)據(jù)，然后進(jìn)行預(yù)處理。

然而，現(xiàn)代傳感器并不是孤立存在的。它生活在一個(gè)“系統(tǒng)系統(tǒng)”的背景下，與計(jì)算機(jī)，平板電腦和手持設(shè)備相互連接。通過(guò)大型網(wǎng)絡(luò)連接智能設(shè)備的軟件協(xié)議在CPU上運(yùn)行，而不是在FPGA上運(yùn)行。例如，在FPGA中運(yùn)行以太網(wǎng)MAC相對(duì)簡(jiǎn)單。甚至可以運(yùn)行TCP / IP，盡管它有點(diǎn)麻煩。運(yùn)行更高級(jí)別的功能還比較困難：例如，套接字、FTP、http、數(shù)據(jù)移動(dòng)中間件（如 MPI）或發(fā)布/訂閱中間件（如 DDS）。沒(méi)有這些使能軟件組件的FPGA是隔離的。它可以收集數(shù)據(jù)，也可以處理這些數(shù)據(jù)，但它不能輕易地與外界共享數(shù)據(jù)。無(wú)人平臺(tái)的數(shù)據(jù)必須共享才能具有可操作性。

無(wú)人平臺(tái)傳感器處理系統(tǒng)上的連接功能屬于可輕松訪(fǎng)問(wèn)軟件組件、堆棧和應(yīng)用程序的 CPU。實(shí)際上有數(shù)十億行開(kāi)源軟件，其中大部分是為x86架構(gòu)編寫(xiě)的。在 CPU 上運(yùn)行的軟件基礎(chǔ)架構(gòu)為應(yīng)用程序提供了將傳感器連接到系統(tǒng)和用戶(hù)的框架和協(xié)議。在開(kāi)放式架構(gòu)中連接FPGA和CPU的最佳方法是使用OpenVPX（VITA 65），因?yàn)樗菑念^開(kāi)始構(gòu)建的，旨在為異構(gòu)計(jì)算提供機(jī)械和電氣框架，從而有利于無(wú)人平臺(tái)的數(shù)據(jù)處理。

用于無(wú)人平臺(tái)的寬帶電子戰(zhàn)

針對(duì)電子戰(zhàn)無(wú)人平臺(tái)優(yōu)化的理想傳感器處理架構(gòu)具有非常高的接收功能和連接到通用FPGA的高速發(fā)送功能。當(dāng)今市場(chǎng)上最快的COTS ADC包含從測(cè)試設(shè)備市場(chǎng)引入軍用/航空市場(chǎng)的技術(shù)。數(shù)據(jù)中心、通信設(shè)備供應(yīng)商和 OEM 幾乎在每個(gè)計(jì)算領(lǐng)域都即將遷移到 10 Gbaud 信令。泰克等測(cè)試設(shè)備供應(yīng)商正在通過(guò)非常高速的探頭技術(shù)來(lái)滿(mǎn)足這一需求，該技術(shù)的基礎(chǔ)是ADC轉(zhuǎn)換器。用于探測(cè) 40 GbE、英菲尼寬帶 FDR 或 PCI Express 3.0 的技術(shù)基于超高速 ADC。雖然有非常先進(jìn)的技術(shù)在開(kāi)發(fā)中，但能夠以8位分辨率獲取12 GSps的ADC技術(shù)現(xiàn)在正在跨越鴻溝，并迅速成為一個(gè)批量市場(chǎng)。

當(dāng)它應(yīng)用于密耳/航空無(wú)人平臺(tái)設(shè)置以進(jìn)行寬帶數(shù)據(jù)采集時(shí)，這是一種非常強(qiáng)大的采樣能力。8 位的 12 GSps 相當(dāng)于 12 GBps 的原始數(shù)據(jù)，這是一個(gè)巨大的處理和數(shù)據(jù)移動(dòng)挑戰(zhàn)。在這種無(wú)情的原始比特流中找到感興趣的信號(hào)所需的處理能力是巨大的。最新的 FPGA，例如 Xilinx 的 Virtex-7，將應(yīng)對(duì)這一處理挑戰(zhàn)所需的處理資源與攝取大量數(shù)據(jù)所需的高速信令相結(jié)合。FPGA能夠跟上12 GBps的輸入數(shù)據(jù)流，實(shí)時(shí)處理它，但仍然有足夠的高速信號(hào)來(lái)產(chǎn)生波形響應(yīng)。從測(cè)試設(shè)備供應(yīng)商泰克（Tektronix）轉(zhuǎn)向最先進(jìn)的DAC技術(shù)，人們發(fā)現(xiàn)12 GSps 10位DAC現(xiàn)在已經(jīng)達(dá)到了在無(wú)人系統(tǒng)中部署所需的技術(shù)成熟度。

在同一物理FPGA器件中，ADC和DAC的搭配將響應(yīng)延遲降至最低水平。這組新興技術(shù)現(xiàn)在能夠?qū)拵щ娮討?zhàn)性能提高2-4倍，而以前使用開(kāi)放式架構(gòu)COTS組件是可能的。8 位 ADC 和 12 GSps 10 位 DAC 可通過(guò)基于 FPGA 的 6U 開(kāi)放式 VPX 計(jì)算模塊以 COTS 形式實(shí)現(xiàn)。FPGA節(jié)點(diǎn)可以使用直接存儲(chǔ)器訪(fǎng)問(wèn)（DMA）支持?jǐn)?shù)據(jù)平面接口，但它很難運(yùn)行特定的高級(jí)協(xié)議和中間件，使其能夠跨越系統(tǒng)結(jié)構(gòu)或廣域網(wǎng)。這使得FPGA難以提供無(wú)人傳感器向分析師和地面部隊(duì)提供數(shù)據(jù)所需的廣域連接。CPU 提供了 EW 系統(tǒng)在這方面所需的靈活性。FPGA 和 CPU 模塊必須通過(guò)高速開(kāi)放式 VPX 背板接口連接，以避免瓶頸。

CPU 提供靈活性和連接性

如前所述，CPU最擅長(zhǎng)運(yùn)行將無(wú)人機(jī)、UGV 或 UUV 中的傳感器連接到外部世界的中間件。此類(lèi)別中的主要選擇是英特爾第四代酷睿i7 CPU（以前稱(chēng)為“Haswell”）。這款全新的移動(dòng)計(jì)算酷睿 i7 處理器基于英特爾 22 納米微架構(gòu)的低功耗嵌入式實(shí)現(xiàn)，是傳感器計(jì)算的理想選擇。CPU 包含集成的 16 通道 PCIe 第 3 代接口，允許在 FPGA 和 CPU 內(nèi)存之間移動(dòng) 16 GBps 的數(shù)據(jù)。由此產(chǎn)生的數(shù)據(jù)速率實(shí)際上超過(guò)了整個(gè)ADC的速度，這為與外界接口的應(yīng)用提供了極大的靈活性。CPU 運(yùn)行操作系統(tǒng)（通常是 Linux 或 VxWorks），并執(zhí)行與數(shù)據(jù)平面接口的堆棧。圖1顯示了FPGA和CPU如何通過(guò)該高速管道連接。

圖 1：一個(gè)基于 FPGA 的 6U 開(kāi)放式計(jì)算模塊和一個(gè)開(kāi)放式多處理 DSP 模塊將 FPGA 和 CPU 處理結(jié)合在一起。

（單擊圖形可縮放 1.9 倍）

嵌入式系統(tǒng)中的數(shù)據(jù)平面通常是三種類(lèi)型的結(jié)構(gòu)之一：10/40 GbE、英寸帶或快速I(mǎi)O。數(shù)據(jù)平面結(jié)構(gòu)用于在系統(tǒng)中的處理元素之間傳輸數(shù)據(jù)。在InfiniBand或RapidIO的情況下，通常必須有一個(gè)到以太網(wǎng)的橋接器，然后才能將數(shù)據(jù)傳輸?shù)酵獠渴澜纭?/p>

CPU 提供的最強(qiáng)大的功能之一是執(zhí)行發(fā)布/訂閱中間件（如數(shù)據(jù)分發(fā)服務(wù) （DDS））的能力。Pub/sub 是一種面向消息的中間件，它允許數(shù)據(jù)源發(fā)布到稱(chēng)為訂閱者的興趣方。訂閱者能夠?qū)ｉT(mén)針對(duì)他們想要的數(shù)據(jù)進(jìn)行調(diào)整，并能夠設(shè)置特定于其需求的服務(wù)質(zhì)量參數(shù)。例如，高速設(shè)備可以請(qǐng)求連續(xù)的圖像流。速度較慢的設(shè)備可能會(huì)一次請(qǐng)求一個(gè)圖像。某些設(shè)備可能只想查看一次圖像，并且可能希望在查看后將其丟棄。其他人可能希望看到最早的圖像（FIFO或先進(jìn)先出），而不是最新的（后進(jìn)先出或后進(jìn)先出）。發(fā)布/訂閱中間件允許數(shù)據(jù)發(fā)布者和訂閱者共享虛擬鏈接，而無(wú)需管理和了解彼此以及各種其他系統(tǒng)發(fā)布者和訂閱者的服務(wù)要求。

另一個(gè)功能強(qiáng)大的中間件是消息傳遞接口 （MPI）。MPI 是一種可移植的、與語(yǔ)言無(wú)關(guān)的協(xié)議，用于在分布式處理器（如 CPU）之間共享數(shù)據(jù)。它已成為高性能計(jì)算集群之間通信的事實(shí)標(biāo)準(zhǔn)，并被世界上最強(qiáng)大的計(jì)算機(jī)TOP500中的許多計(jì)算機(jī)使用。像 MPI 這樣的中間件是將 CPU 集群有效擴(kuò)展到大型高性能嵌入式計(jì)算 （HPEC） 系統(tǒng)的基本要素。

除了能夠運(yùn)行復(fù)雜的中間件之外，CPU 還可以輕松添加 PC 中常見(jiàn)的功能，例如：

顯示器 – CPU 支持高分辨率圖像渲染接口，如嵌入式顯示器端口 （eDP）。DisplayPort 是一種數(shù)字通信接口，它利用差分信令實(shí)現(xiàn)高帶寬總線(xiàn)接口，旨在支持 PC 與監(jiān)視器、投影儀和電視顯示器之間的連接。顯示端口是第一個(gè)依賴(lài)于分組數(shù)據(jù)傳輸?shù)娘@示接口。

存儲(chǔ) – 串行 ATA （SATA） 是連接到大容量存儲(chǔ)設(shè)備（如硬盤(pán)驅(qū)動(dòng)器和光盤(pán)驅(qū)動(dòng)器）的接口。無(wú)人駕駛機(jī)載平臺(tái)、陸地車(chē)輛或海軍艦艇上的傳感器處理器通常通過(guò)無(wú)線(xiàn)或衛(wèi)星鏈路連接到企業(yè)網(wǎng)絡(luò)。

外圍設(shè)備 - 這些通過(guò)無(wú)處不在的通用串行總線(xiàn)（USB）連接，該總線(xiàn)連接到許多電子設(shè)備，包括鍵盤(pán)，指針設(shè)備和其他適配器。

圖 2：柯蒂斯-賴(lài)特雙英特爾酷睿 i7 4700EQ 基于 CHAMP-AV9 主板

開(kāi)普攻克異質(zhì)加工

OpenVPX 是異構(gòu)系統(tǒng)的理想平臺(tái)，這些系統(tǒng)執(zhí)行無(wú)人駕駛車(chē)輛中高速雷達(dá)、圖像處理、SIGINT 和電子戰(zhàn)所需的處理。一個(gè)例子是柯蒂斯-賴(lài)特基于OpenVPX的雙英特爾酷睿i7-4700EQ CHAMP-AV9 DSP模塊（圖2），包括OPENVPX背板上的32個(gè)PCIe 3.0擴(kuò)展平面通道和16個(gè)10 Gbaud數(shù)據(jù)平面信號(hào)通道。該模塊利用 OpenVPX 將 FPGA 的高速并行處理與 CPU 的軟件功能結(jié)合在一起。這種范式的結(jié)果：設(shè)計(jì)人員能夠征服無(wú)人平臺(tái)最具挑戰(zhàn)性的傳感器處理應(yīng)用要求。

審核編輯：郭婷