兩家公司借助增強(qiáng)的 PDK，輕松實(shí)現(xiàn)模擬模塊的節(jié)點(diǎn)間移植，涵蓋多種 FinFET 工藝，加快設(shè)計(jì)收斂

早期客戶發(fā)現(xiàn)普通模擬模塊的設(shè)計(jì)周期縮短 2.5 倍以上

Cadence Virtuoso 設(shè)計(jì)平臺針對臺積電 FinFET 技術(shù)的設(shè)計(jì)移植和自動(dòng)化進(jìn)行了專門優(yōu)化

中國上海，2022 年 10 月 28 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）與臺積電合作，在 Cadence Virtuoso 設(shè)計(jì)平臺上為采用臺積電先進(jìn)工藝技術(shù)的定制/模擬 IC 模塊開發(fā)了節(jié)點(diǎn)間設(shè)計(jì)遷移流程。Cadence 攜手臺積電研發(fā)團(tuán)隊(duì)，確保 Virtuoso Schematic Editor 和 Layout Editor 將采用臺積電 N5 和 N4 工藝技術(shù)的源設(shè)計(jì)自動(dòng)遷移到采用臺積電 N3E 工藝技術(shù)的新設(shè)計(jì)。這個(gè)新遷移流程的早期模擬設(shè)計(jì) IP 試驗(yàn)表明，與人工遷移相比，普通模擬模塊的設(shè)計(jì)時(shí)間縮短 2.5 倍以上。

集成到 Virtuoso 設(shè)計(jì)平臺中的 Virtuoso Application Library Environment 原理圖移植解決方案可以自動(dòng)將源原理圖的單元、參數(shù)、引腳和連線從一個(gè)工藝節(jié)點(diǎn)移植到另一項(xiàng)技術(shù)。然后，利用 Virtuoso ADE Product Suite 的仿真環(huán)境和電路優(yōu)化技術(shù)對目標(biāo)原理圖進(jìn)行調(diào)整和優(yōu)化，驗(yàn)證新原理圖是否符合所有必要的測量目標(biāo)。

Virtuoso Layout Suite 支持現(xiàn)有版圖在給定工藝技術(shù)上的復(fù)用，利用自定義布局和布線自動(dòng)化技術(shù)，在新的工藝技術(shù)上快速重建移植后的版圖。借助 Virtuoso Layout Suite 模板、臺積電模擬映射技術(shù)和 Virtuoso 設(shè)計(jì)平臺布線技術(shù)，設(shè)計(jì)人員可以自動(dòng)識別和提取現(xiàn)有版圖中的器件組，并將模板應(yīng)用于新版圖中的相似組。

“通過我們與 Cadence 的持續(xù)合作，當(dāng)客戶在 Virtuoso 設(shè)計(jì)平臺上進(jìn)行模擬模塊的節(jié)點(diǎn)間設(shè)計(jì)移植時(shí)，能夠提高生產(chǎn)力并加速設(shè)計(jì)收斂。借助我們的增強(qiáng)型 PDK，客戶可以輕松地將定制/模擬模塊從我們廣泛使用的一種工藝遷移到另一種工藝，并利用我們的最新技術(shù)，改善功率、性能和面積?！?/p>

—— Dan Kochpatcharin

臺積電設(shè)計(jì)基礎(chǔ)設(shè)施管理部負(fù)責(zé)人

“通過與臺積電的緊密合作，我們的客戶現(xiàn)可以在 Virtuoso 設(shè)計(jì)平臺上實(shí)現(xiàn)最復(fù)雜的工藝移植和定制/模擬版圖布線自動(dòng)化功能。我們與雙方的共同客戶持續(xù)合作，了解他們的實(shí)際設(shè)計(jì)要求。這種新的節(jié)點(diǎn)間設(shè)計(jì)移植技術(shù)易于使用，滿足了我們客戶對最具挑戰(zhàn)性的定制模擬設(shè)計(jì)的關(guān)鍵需求。”

—— Tom Beckley

Cadence 公司高級副總裁兼定制 IC、

IC 封裝與 PCB 和系統(tǒng)分析事業(yè)部總經(jīng)理

Cadence Virtuoso 設(shè)計(jì)平臺支持 Cadence 智能系統(tǒng)設(shè)計(jì)（Intelligent System Design）戰(zhàn)略，助力實(shí)現(xiàn)系統(tǒng)級芯片（SoC）的卓越設(shè)計(jì)。