大多數(shù)FPGA技術(shù)都無法滿足關(guān)鍵任務(wù)設(shè)計(jì)要求，但基于防熔斷器的架構(gòu)取得了成功，提供了抗輻射性和設(shè)計(jì)安全性等基本屬性。

當(dāng)今的高密度 FPGA 為設(shè)計(jì)人員提供了快速創(chuàng)建定制組件的機(jī)會(huì)，以實(shí)現(xiàn)最佳性能和任務(wù)關(guān)鍵型系統(tǒng)的快速部署。但對(duì)于軍事和航空航天應(yīng)用，眾所周知，基于存儲(chǔ)器的FPGA技術(shù)無法滿足幾個(gè)重要要求，包括抗輻射性和設(shè)計(jì)安全性。防熔斷器FPGA技術(shù)成功地滿足了這些要求，將可編程邏輯的優(yōu)勢(shì)帶到關(guān)鍵任務(wù)系統(tǒng)設(shè)計(jì)中。

許多開發(fā)人員明白，任務(wù)關(guān)鍵型系統(tǒng)必須設(shè)計(jì)為在極端環(huán)境條件下可靠運(yùn)行，但發(fā)現(xiàn)大多數(shù)FPGA技術(shù)都難以滿足這些需求。此外，在確定設(shè)備是否適合大多數(shù)FPGA技術(shù)不足的關(guān)鍵任務(wù)服務(wù)時(shí)，還有其他要求同樣重要。我們的討論將集中在其他三個(gè)關(guān)鍵要求上：非易失性配置、輻射環(huán)境中的可靠運(yùn)行和設(shè)計(jì)安全性（表1）。

表1

影響關(guān)鍵應(yīng)用的三個(gè)因素

對(duì)非易失性配置的要求源于關(guān)鍵任務(wù)軍用航空應(yīng)用中電源中斷的高概率。在維護(hù)或維修期間更換帶電系統(tǒng)組件、從線路電源切換到電池電源時(shí)的失誤以及掉電都可能觸發(fā)系統(tǒng)從電源中斷中恢復(fù)的需要。非易失性系統(tǒng)配置簡(jiǎn)化了恢復(fù)過程，無需重新加載系統(tǒng)設(shè)置和參數(shù)。這使得系統(tǒng)恢復(fù)比必須重新加載配置時(shí)更快、更不容易出錯(cuò)，從而提高了系統(tǒng)可用性以執(zhí)行其任務(wù)。

此外，隨著冷戰(zhàn)的結(jié)束，對(duì)軍用航空系統(tǒng)在輻射環(huán)境中運(yùn)行的需求已經(jīng)從普遍意識(shí)中消失了。然而，這一要求不僅僅來自在核事件中幸存下來的需要。即使在日常操作中，關(guān)鍵任務(wù)系統(tǒng)也可能暴露在高輻射水平下。輻射以宇宙射線和太陽風(fēng)的形式出現(xiàn)，以及這些來源在高海拔地區(qū)產(chǎn)生的高能二次粒子（見圖1［1］）。

圖1

雖然輻射通量通常不足以損壞半導(dǎo)體器件，但它確實(shí)會(huì)對(duì)系統(tǒng)運(yùn)行產(chǎn)生影響。輻射的典型效應(yīng)是單事件翻轉(zhuǎn)（SEU）：一種能夠改變存儲(chǔ)單元位值的局部能量尖峰。如果這種變化發(fā)生在FPGA內(nèi)的關(guān)鍵位置，可能會(huì)對(duì)系統(tǒng)運(yùn)行造成嚴(yán)重破壞。

設(shè)計(jì)安全性是關(guān)鍵任務(wù)系統(tǒng)設(shè)計(jì)的第三個(gè)要求，特別是軍事系統(tǒng)。如果設(shè)計(jì)不安全，敵人可以通過逆向工程和克隆捕獲的設(shè)備供自己使用來迅速消除此類設(shè)計(jì)提供的任何技術(shù)優(yōu)勢(shì)。系統(tǒng)還可能嵌入敏感信息，例如密碼、加密密鑰和跳頻算法。從捕獲的系統(tǒng)中提取此類信息將允許敵人制造能夠攔截和解釋編碼通信或生成模仿信號(hào)以混淆指揮和控制活動(dòng)的設(shè)備。進(jìn)行逆向工程困難、昂貴且耗時(shí)的設(shè)計(jì)可以通過延遲結(jié)果直到它們不再有用來防止這種妥協(xié)。

比較 FPGA 技術(shù)

在利用FPGA技術(shù)開發(fā)關(guān)鍵任務(wù)系統(tǒng)時(shí)，這些被忽視的設(shè)計(jì)要求尤為重要。使用 FPGA 器件可為開發(fā)人員提供與使用 ASIC 相當(dāng)?shù)脑O(shè)計(jì)靈活性和集成度，但成本要低得多，并且可用性更即時(shí)。然而，并非每種FPGA技術(shù)都適合任務(wù)關(guān)鍵型設(shè)計(jì)的需求。

例如，許多FPGA未能滿足非易失性要求，因?yàn)樗鼈円許RAM為基礎(chǔ)。這些 FPGA 中的內(nèi)部邏輯連接依賴于 SRAM 單元來保持開關(guān)晶體管的打開或關(guān)閉（圖 2）。因此，存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)決定了FPGA的配置，但SRAM單元在斷電時(shí)將丟失其數(shù)據(jù)。

圖2

基于 SRAM 的 FPGA 需要在上電時(shí)接收配置數(shù)據(jù)，以便為系統(tǒng)運(yùn)行做好準(zhǔn)備。典型的方法是采用小型外部非易失性存儲(chǔ)器源（如串行EEPROM）來保存配置數(shù)據(jù)。上電后，F(xiàn)PGA從EEPROM檢索數(shù)據(jù)并自行配置工作。根據(jù)存儲(chǔ)器的大小和FPGA可以檢索數(shù)據(jù)的時(shí)鐘速率，F(xiàn)PGA可能需要上電后幾百毫秒才能準(zhǔn)備好使用。系統(tǒng)的其余部分必須等到FPGA準(zhǔn)備就緒才能完全運(yùn)行。

可編程邏輯的SRAM方法也有幾個(gè)不幸的設(shè)計(jì)屬性。一是每個(gè)連接點(diǎn)所需的電路相當(dāng)大，需要多個(gè)晶體管來形成SRAM單元，導(dǎo)致互連密度降低。開關(guān)晶體管的互連電容增加了FPGA的動(dòng)態(tài)功耗，增加了結(jié)溫并降低了器件可靠性，即使不計(jì)時(shí)，大存儲(chǔ)單元的漏電流也會(huì)浪費(fèi)功率。

一種非易失性可編程邏輯方法具有類似的開關(guān)結(jié)構(gòu)，但使用EEPROM單元而不是SRAM來保持配置。這種方法解決了波動(dòng)性問題，但仍與基于SRAM的FPGA共享許多其他屬性。該架構(gòu)仍然要求在每個(gè)連接點(diǎn)安裝一個(gè)開關(guān)晶體管，從而限制了通過連接的互連密度和信號(hào)速度。

EEPROM單元的工作原理是在浮動(dòng)?xùn)艠O上保持電荷，以保持開關(guān)晶體管的打開或關(guān)閉。當(dāng)高壓編程信號(hào)通過穿過氧化層將電子驅(qū)動(dòng)到柵極上或離開柵極時(shí)，浮動(dòng)?xùn)艠O接收或失去其電荷。在正常工作中，柵極沒有可用的放電路徑，因此使得FPGA配置是非易失性的。

提供非易失性的另一種方法是使用防熔斷技術(shù)。防保險(xiǎn)絲是FPGA中每個(gè)可配置電路結(jié)處的非晶硅過孔。未經(jīng)編程，過孔是絕緣體，在該站點(diǎn)沒有連接。通過對(duì)其施加高壓來編程過孔，將其狀態(tài)更改為導(dǎo)體，從而在該站點(diǎn)進(jìn)行連接。因此，過孔的物理狀態(tài)與FPGA的配置保持一致。狀態(tài)變化是永久性的，使防熔斷器FPGA非易失性。由于沒有晶體管參與維持邏輯連接，因此互連密度高且沒有漏電流?；ミB電容低，降低了動(dòng)態(tài)功耗。

解決輻射問題

除了波動(dòng)性問題之外，在輻射環(huán)境中工作的需求是對(duì)基于存儲(chǔ)器的FPGA技術(shù)的第二次打擊。通過有源半導(dǎo)體器件的高能粒子在硅中產(chǎn)生臨時(shí)電離路徑。這些通路可以短暫地短路晶體管，產(chǎn)生稱為SEU的瞬態(tài)脈沖。

在SRAM中，SEU可以反轉(zhuǎn)單個(gè)位的狀態(tài)，然后存儲(chǔ)器電路將保持該狀態(tài)。在EEPROM中，SEU可能會(huì)對(duì)浮動(dòng)?xùn)艠O放電，從而導(dǎo)致永久性的位變化。雖然處理器應(yīng)用中使用的存儲(chǔ)器通常包括糾錯(cuò)和檢測(cè)來處理此類事件，但FPGA的配置存儲(chǔ)器沒有這種保護(hù)。因此，SEU 可以在基于存儲(chǔ)器的 FPGA 中引入持久的邏輯更改。

反保險(xiǎn)絲FPGA沒有這樣的漏洞。SEU的能量不足以對(duì)過孔進(jìn)行編程，瞬態(tài)脈沖對(duì)邏輯沒有顯著影響。在NASA/戈達(dá)德進(jìn)行的測(cè)試表明，在輻射能量高達(dá)193 MeV的反保險(xiǎn)絲FPGA操作中沒有錯(cuò)誤，而存儲(chǔ)設(shè)備開始出現(xiàn)低至100 MeV的位錯(cuò)誤。

防熔絲 FPGA 還比基于存儲(chǔ)器的 FPGA 更有效地解決設(shè)計(jì)安全性問題。要完整表征編程的FPGA，需要兩條信息：配置細(xì)節(jié)和底層結(jié)構(gòu)。配置細(xì)節(jié)在基于存儲(chǔ)器的FPGA中最容易捕獲。對(duì)于實(shí)時(shí)系統(tǒng)，無源探測(cè)可以在配置期間移動(dòng)到基于 SRAM 的 FPGA 時(shí)捕獲編程數(shù)據(jù)。電子探測(cè)可以確定電路處于活動(dòng)狀態(tài)時(shí)EEPROM構(gòu)型電池的電荷狀態(tài)。這兩種方法的執(zhí)行速度都相對(duì)較快，實(shí)施成本也很低。

確定FPGA的邏輯結(jié)構(gòu)需要更多的努力，但逆向工程方法可以提取器件的設(shè)計(jì)細(xì)節(jié)，價(jià)格低于10萬美元。方法是使用等離子體（用于鈍化和氧化層）或化學(xué)（用于金屬層）蝕刻剝離邏輯器件的每一層，一次一層，然后在顯示每一層時(shí)拍攝高分辨率照片（圖 3）。這些照片可以重建用于制造設(shè)備的掩模組。然后，這允許分析甚至克隆設(shè)備。

圖 3：3A 和 3B

然而，研究反熔斷器FPGA的編程需要更精細(xì)的措施。這部分是因?yàn)榭删幊淘挥诙鄬咏Y(jié)構(gòu)中，因此表面掃描無效。此外，沒有信號(hào)或存儲(chǔ)電荷進(jìn)行探測(cè);程序存儲(chǔ)是影響電阻的結(jié)構(gòu)變化，而不是電荷的積累。

只有體檢才能顯示反引信的編程狀態(tài)，剝層法不會(huì)有效工作。反引信中改變區(qū)域的橫截面太小，無法從上方觀察，因此可靠地看到結(jié)構(gòu)的唯一方法是從側(cè)面（再次參見圖 3）。獲得此視圖需要使用聚焦離子束 （FIB） 在設(shè)備中創(chuàng)建溝槽，然后銑削邊緣以逐步擴(kuò)展溝槽。在每一步拍攝照片可以創(chuàng)建電路的3D圖像。然而，這個(gè)過程需要昂貴的設(shè)備，而且在不知道去哪里尋找的情況下非常耗時(shí)。即使有先見之明，需要檢查的反引信數(shù)量也使這項(xiàng)任務(wù)變得不切實(shí)際。對(duì)編程反熔絲FPGA（如QuickLogic的QL1P075和QL1P100‘?ì）進(jìn)行逆向工程所需的時(shí)間實(shí)際上使它們絕對(duì)安全。

防熔斷器滿足關(guān)鍵任務(wù)需求

軍用航空應(yīng)用的設(shè)計(jì)安全需求，以及耐輻射性和非易失性，在文獻(xiàn)中經(jīng)常被忽視，但設(shè)計(jì)人員也不容忽視。在尋求FPGA在設(shè)計(jì)中的優(yōu)勢(shì)時(shí)，開發(fā)人員習(xí)慣性地尋找能夠解決mil temp操作的器件，但他們也應(yīng)該考慮基礎(chǔ)技術(shù)滿足上述需求的能力。在FPGA技術(shù)中，反熔斷器可編程性是唯一滿足關(guān)鍵任務(wù)設(shè)計(jì)所有要求的技術(shù)。

審核編輯：郭婷