一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

分享幾個畫時序圖的軟件

嵌入式情報局 ? 來源:嵌入式情報局 ? 作者:嵌入式情報局 ? 2022-11-21 11:36 ? 次閱讀

分享幾個畫時序圖的軟件,一些通信協(xié)議,如I2C、SPI、UART、MIPI等,都會涉及到時序。

1、TimeGen

TimeGen是一款專門用于繪制時序圖的軟件,繪圖后可直接選中復(fù)制到WORD文檔中就是矢量圖,能夠快速生成時序圖。

9ad5c916-68df-11ed-8abf-dac502259ad0.png

時鐘

9ae46e94-68df-11ed-8abf-dac502259ad0.png

畫總線

9af122a6-68df-11ed-8abf-dac502259ad0.png

TimeGen支持將時序圖轉(zhuǎn)為ASCII,然后復(fù)制到Verilog/VHDL的文件中。

2、AndyTiming

AndyTiming用符號代碼代表單位時間內(nèi)的波形。

9b03b2a4-68df-11ed-8abf-dac502259ad0.png

9b0fe434-68df-11ed-8abf-dac502259ad0.png

9b1c5944-68df-11ed-8abf-dac502259ad0.png

9b292b9c-68df-11ed-8abf-dac502259ad0.png

9b36dc06-68df-11ed-8abf-dac502259ad0.png

AndyTiming的波形清晰,可以導(dǎo)出BMP格式圖片,保存為.atd文件,下次可以直接調(diào)用。 添加文字方便,但等號必須對齊,手動對齊有點不方便。

3、TimingDesigner

TimingDesigner比上面兩種更專業(yè),也會更復(fù)雜一些。 既可以用于系統(tǒng)級的設(shè)計,用于時序分析和文檔編制,也用于ASIC/FPGA設(shè)計中,用于接口規(guī)范,以及創(chuàng)建SDC時序約束。

9b472dae-68df-11ed-8abf-dac502259ad0.png

9b54d008-68df-11ed-8abf-dac502259ad0.png

4、WaveDrom

WaveDrom是一個基于js的畫時序圖的工具,比AbdyTiming功能強(qiáng)大,畫的也更漂亮,不過有點復(fù)雜,可以在線畫,也可以下載本地版本。

9b64f5be-68df-11ed-8abf-dac502259ad0.png

希望對你有幫助 ~

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 通信協(xié)議
    +關(guān)注

    關(guān)注

    28

    文章

    975

    瀏覽量

    40867
  • 時序圖
    +關(guān)注

    關(guān)注

    2

    文章

    59

    瀏覽量

    22621

原文標(biāo)題:畫時序圖的四個好用的工具~

文章出處:【微信號:嵌入式情報局,微信公眾號:嵌入式情報局】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    不知道怎么原理

    某天,某實驗室,幾位工程師在討論《原理設(shè)計規(guī)范》。一秒之前還很和諧,下一秒討論原理怎么的時候,大家的意見就分歧很大了。類似于“豆?jié){是喝甜的還是咸的”、“粽子里面是放棗子還是放肉”。原來
    的頭像 發(fā)表于 04-30 18:40 ?56次閱讀
    不知道怎么<b class='flag-5'>畫</b>原理<b class='flag-5'>圖</b>了

    DLPC3479燒錄時序后,左右投不一致是什么原因?

    設(shè)備燒錄時序后,出現(xiàn)左右投不一致(左橫右豎)的情況。燒錄后是有重新啟動的,而且在同一臺電腦上重復(fù)了多次還是這樣(進(jìn)度條有提示燒錄完成)。換一臺電腦重新燒錄時序后,投正常。 請問這
    發(fā)表于 02-21 08:11

    請教ADS1292時序問題

    關(guān)于ADS1292時序問題 大家好,我最近在做個小東西,用MSP430F5529控制ADS1292,目前在調(diào)試程序。按照芯片手冊上的時序寫的,并且讀出寄存器的值,但是發(fā)現(xiàn)有時候能準(zhǔn)確讀出數(shù)值
    發(fā)表于 01-20 09:01

    aic3253的I2S完整的時序及接口協(xié)議如何設(shè)置?

    我想用stm32來控制aic3254,通過i2s接口來接收數(shù)據(jù),i2s協(xié)議標(biāo)準(zhǔn)一般有Phillips標(biāo)準(zhǔn)、左對齊、右對齊等區(qū)別,但是在aic3254中沒有看到此類描述,也沒有完整的時序。想來詢問一下aic3253的I2S完整的時序
    發(fā)表于 10-29 07:29

    電路用什么軟件比較簡單

    電路可以使用多種軟件,不同的軟件有不同的特點和適用場景。以下是一些常用的電路繪制軟件,以及
    的頭像 發(fā)表于 10-17 09:45 ?3979次閱讀

    單片機(jī)電路用什么軟件

    單片機(jī)電路的設(shè)計和繪制是一個復(fù)雜的過程,涉及到電路設(shè)計、電子元件的選擇、電路板布局、信號完整性分析等多個方面。 1. 選擇合適的軟件 繪制單片機(jī)電路,你可以選擇多種軟件,每種
    的頭像 發(fā)表于 10-17 09:43 ?2638次閱讀

    cs1259b 無法正常讀寫寄存器,求一個時序

    cs1259b 無法正常讀寫寄存器,求一個時序
    發(fā)表于 10-14 16:29

    AD完原理后如何導(dǎo)入PCB

    在Altium Designer(簡稱AD)中,將完的原理導(dǎo)入到PCB(Printed Circuit Board,印制電路板)是一個關(guān)鍵的設(shè)計步驟。以下是導(dǎo)入過程: 一、準(zhǔn)備階段 確保原理
    的頭像 發(fā)表于 09-02 16:32 ?1.3w次閱讀

    時序邏輯電路的五種描述方法

    時序邏輯電路是數(shù)字電路中的一種重要類型,它具有存儲和處理信息的能力。時序邏輯電路的描述方法有很多種,不同的方法適用于不同的設(shè)計和分析場景。以下是五種常見的時序邏輯電路描述方法的介紹: 狀態(tài)
    的頭像 發(fā)表于 08-28 11:39 ?2288次閱讀

    時序邏輯電路的描述方法有哪些

    時序邏輯電路是數(shù)字電路中的一種重要類型,它具有存儲功能,能夠根據(jù)輸入信號和內(nèi)部狀態(tài)的變化來改變其輸出。時序邏輯電路廣泛應(yīng)用于計算機(jī)、通信、控制等領(lǐng)域。本文將介紹時序邏輯電路的描述方法,包括狀態(tài)
    的頭像 發(fā)表于 08-28 11:37 ?1087次閱讀

    電源時序器屬于什么設(shè)備類型

    設(shè)備。 一、電源時序器的工作原理 電源時序器的核心功能是控制多個電源設(shè)備按照特定的順序開啟或關(guān)閉。其工作原理主要包括以下幾個步驟: 輸入信號:電源時序器接收外部信號,如手動操作、定時器
    的頭像 發(fā)表于 07-08 14:21 ?1378次閱讀

    電源時序器輸出電壓多少伏

    功能是控制多個電源的開啟和關(guān)閉順序。其工作原理可以分為以下幾個步驟: 輸入信號接收:電源時序器接收來自外部的控制信號,如開關(guān)信號、脈沖信號等。 信號處理:電源時序器對輸入信號進(jìn)行處理,如信號放大、濾波、整形等,
    的頭像 發(fā)表于 07-08 14:19 ?1303次閱讀

    電源時序器的原理及使用方法是什么

    電源時序器是一種用于控制多個電源設(shè)備按照一定順序開啟或關(guān)閉的電子設(shè)備。它廣泛應(yīng)用于音響、舞臺燈光、電視廣播、工業(yè)自動化等領(lǐng)域。本文將介紹電源時序器的原理及使用方法。 一、電源時序器的原理 電源
    的頭像 發(fā)表于 07-08 14:16 ?3726次閱讀

    FPGA 高級設(shè)計:時序分析和收斂

    、16ns、17ns、18ns,有兩條路徑能夠滿足要求,布局布線就會選擇滿足要求的兩條路徑之一。 1 靜態(tài)時序分析模型 因此,有些說法是錯誤的,不分什么情況就說時序不收斂,其實在
    發(fā)表于 06-17 17:07

    ADuC845來PCB的話,需要引出來哪幾個腳來燒錄?TXD和RXD嗎?

    我需要買什么下載器來下載嗎?如果我使用這個芯片來PCB的話,需要引出來哪幾個腳來燒錄?TXD和RXD嗎?
    發(fā)表于 05-31 06:09