一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

分享幾個(gè)畫時(shí)序圖的軟件

嵌入式情報(bào)局 ? 來源:嵌入式情報(bào)局 ? 作者:嵌入式情報(bào)局 ? 2022-11-21 11:36 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

分享幾個(gè)畫時(shí)序圖的軟件,一些通信協(xié)議,如I2C、SPI、UART、MIPI等,都會(huì)涉及到時(shí)序。

1、TimeGen

TimeGen是一款專門用于繪制時(shí)序圖的軟件,繪圖后可直接選中復(fù)制到WORD文檔中就是矢量圖,能夠快速生成時(shí)序圖。

9ad5c916-68df-11ed-8abf-dac502259ad0.png

時(shí)鐘

9ae46e94-68df-11ed-8abf-dac502259ad0.png

畫總線

9af122a6-68df-11ed-8abf-dac502259ad0.png

TimeGen支持將時(shí)序圖轉(zhuǎn)為ASCII,然后復(fù)制到Verilog/VHDL的文件中。

2、AndyTiming

AndyTiming用符號(hào)代碼代表單位時(shí)間內(nèi)的波形。

9b03b2a4-68df-11ed-8abf-dac502259ad0.png

9b0fe434-68df-11ed-8abf-dac502259ad0.png

9b1c5944-68df-11ed-8abf-dac502259ad0.png

9b292b9c-68df-11ed-8abf-dac502259ad0.png

9b36dc06-68df-11ed-8abf-dac502259ad0.png

AndyTiming的波形清晰,可以導(dǎo)出BMP格式圖片,保存為.atd文件,下次可以直接調(diào)用。 添加文字方便,但等號(hào)必須對(duì)齊,手動(dòng)對(duì)齊有點(diǎn)不方便。

3、TimingDesigner

TimingDesigner比上面兩種更專業(yè),也會(huì)更復(fù)雜一些。 既可以用于系統(tǒng)級(jí)的設(shè)計(jì),用于時(shí)序分析和文檔編制,也用于ASIC/FPGA設(shè)計(jì)中,用于接口規(guī)范,以及創(chuàng)建SDC時(shí)序約束。

9b472dae-68df-11ed-8abf-dac502259ad0.png

9b54d008-68df-11ed-8abf-dac502259ad0.png

4、WaveDrom

WaveDrom是一個(gè)基于js的畫時(shí)序圖的工具,比AbdyTiming功能強(qiáng)大,畫的也更漂亮,不過有點(diǎn)復(fù)雜,可以在線畫,也可以下載本地版本。

9b64f5be-68df-11ed-8abf-dac502259ad0.png

希望對(duì)你有幫助 ~

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 通信協(xié)議
    +關(guān)注

    關(guān)注

    28

    文章

    1034

    瀏覽量

    41162
  • 時(shí)序圖
    +關(guān)注

    關(guān)注

    2

    文章

    61

    瀏覽量

    22698

原文標(biāo)題:畫時(shí)序圖的四個(gè)好用的工具~

文章出處:【微信號(hào):嵌入式情報(bào)局,微信公眾號(hào):嵌入式情報(bào)局】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    不知道怎么原理

    某天,某實(shí)驗(yàn)室,幾位工程師在討論《原理設(shè)計(jì)規(guī)范》。一秒之前還很和諧,下一秒討論原理怎么的時(shí)候,大家的意見就分歧很大了。類似于“豆?jié){是喝甜的還是咸的”、“粽子里面是放棗子還是放肉”。原來
    的頭像 發(fā)表于 04-30 18:40 ?403次閱讀
    不知道怎么<b class='flag-5'>畫</b>原理<b class='flag-5'>圖</b>了

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)
    的頭像 發(fā)表于 04-23 09:50 ?460次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    數(shù)字電路—22、時(shí)序邏輯電路

    時(shí)序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾、狀態(tài)、時(shí)序和邏輯6種方式表示,這些表示方
    發(fā)表于 03-26 15:03

    DLPC3479燒錄時(shí)序后,左右投不一致是什么原因?

    設(shè)備燒錄時(shí)序后,出現(xiàn)左右投不一致(左橫右豎)的情況。燒錄后是有重新啟動(dòng)的,而且在同一臺(tái)電腦上重復(fù)了多次還是這樣(進(jìn)度條有提示燒錄完成)。換一臺(tái)電腦重新燒錄時(shí)序后,投正常。 請(qǐng)問這
    發(fā)表于 02-21 08:11

    請(qǐng)教ADS1292時(shí)序問題

    關(guān)于ADS1292時(shí)序問題 大家好,我最近在做個(gè)小東西,用MSP430F5529控制ADS1292,目前在調(diào)試程序。按照芯片手冊(cè)上的時(shí)序寫的,并且讀出寄存器的值,但是發(fā)現(xiàn)有時(shí)候能準(zhǔn)確讀出數(shù)值
    發(fā)表于 01-20 09:01

    ADS1278時(shí)序紊亂是什么原因?qū)е碌模?/a>

    圖中紫色為SCLK時(shí)序,藍(lán)色為DRDY時(shí)序,綠色為DOUT1時(shí)序,黃色為SYNC時(shí)序。 請(qǐng)問大佬們,同樣的程序在裸機(jī)上該時(shí)序
    發(fā)表于 11-14 08:21

    aic3253的I2S完整的時(shí)序及接口協(xié)議如何設(shè)置?

    我想用stm32來控制aic3254,通過i2s接口來接收數(shù)據(jù),i2s協(xié)議標(biāo)準(zhǔn)一般有Phillips標(biāo)準(zhǔn)、左對(duì)齊、右對(duì)齊等區(qū)別,但是在aic3254中沒有看到此類描述,也沒有完整的時(shí)序。想來詢問一下aic3253的I2S完整的時(shí)序
    發(fā)表于 10-29 07:29

    電路用什么軟件比較簡(jiǎn)單

    電路可以使用多種軟件,不同的軟件有不同的特點(diǎn)和適用場(chǎng)景。以下是一些常用的電路繪制軟件,以及
    的頭像 發(fā)表于 10-17 09:45 ?5048次閱讀

    單片機(jī)電路用什么軟件

    單片機(jī)電路的設(shè)計(jì)和繪制是一個(gè)復(fù)雜的過程,涉及到電路設(shè)計(jì)、電子元件的選擇、電路板布局、信號(hào)完整性分析等多個(gè)方面。 1. 選擇合適的軟件 繪制單片機(jī)電路,你可以選擇多種軟件,每種
    的頭像 發(fā)表于 10-17 09:43 ?3437次閱讀

    cs1259b 無法正常讀寫寄存器,求一個(gè)時(shí)序

    cs1259b 無法正常讀寫寄存器,求一個(gè)時(shí)序
    發(fā)表于 10-14 16:29

    AD完原理后如何導(dǎo)入PCB

    在Altium Designer(簡(jiǎn)稱AD)中,將完的原理導(dǎo)入到PCB(Printed Circuit Board,印制電路板)是一個(gè)關(guān)鍵的設(shè)計(jì)步驟。以下是導(dǎo)入過程: 一、準(zhǔn)備階段 確保原理
    的頭像 發(fā)表于 09-02 16:32 ?1.5w次閱讀

    鎖存器的基本輸出時(shí)序

    在深入探討鎖存器的輸出時(shí)序時(shí),我們需要詳細(xì)分析鎖存器在不同控制信號(hào)下的行為表現(xiàn),特別是控制信號(hào)(如使能信號(hào)E)的電平變化如何影響數(shù)據(jù)輸入(D)到輸出(Q)的傳輸過程。以下是對(duì)鎖存器輸出時(shí)序的詳細(xì)描述,旨在全面覆蓋其工作原理和時(shí)序
    的頭像 發(fā)表于 08-30 10:43 ?1166次閱讀

    時(shí)序邏輯電路的五種描述方法

    時(shí)序邏輯電路是數(shù)字電路中的一種重要類型,它具有存儲(chǔ)和處理信息的能力。時(shí)序邏輯電路的描述方法有很多種,不同的方法適用于不同的設(shè)計(jì)和分析場(chǎng)景。以下是五種常見的時(shí)序邏輯電路描述方法的介紹: 狀態(tài)
    的頭像 發(fā)表于 08-28 11:39 ?2840次閱讀

    時(shí)序邏輯電路的描述方法有哪些

    時(shí)序邏輯電路是數(shù)字電路中的一種重要類型,它具有存儲(chǔ)功能,能夠根據(jù)輸入信號(hào)和內(nèi)部狀態(tài)的變化來改變其輸出。時(shí)序邏輯電路廣泛應(yīng)用于計(jì)算機(jī)、通信、控制等領(lǐng)域。本文將介紹時(shí)序邏輯電路的描述方法,包括狀態(tài)
    的頭像 發(fā)表于 08-28 11:37 ?1410次閱讀

    時(shí)序邏輯電路有哪些結(jié)構(gòu)特點(diǎn)呢

    時(shí)序邏輯電路是數(shù)字電路中的一種重要類型,它具有存儲(chǔ)和處理信息的能力。時(shí)序邏輯電路的結(jié)構(gòu)特點(diǎn)主要包括以下幾個(gè)方面: 存儲(chǔ)元件 時(shí)序邏輯電路中最基本的存儲(chǔ)元件是觸發(fā)器(Flip-flop)
    的頭像 發(fā)表于 08-28 11:07 ?1002次閱讀