一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電路去耦太重要,PCB設(shè)計(jì)時(shí)要注意這些

jf_EPM6D1nS ? 來源:亞德諾半導(dǎo)體 ? 作者:亞德諾半導(dǎo)體 ? 2022-11-24 09:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如何通過電源去耦來保持電源進(jìn)入集成電路(IC)的各點(diǎn)的低阻抗?

諸如放大器轉(zhuǎn)換器模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對(duì)于單電源器件,其中一個(gè)引腳通常連接到地。如ADCDAC等混合信號(hào)器件可以具有模擬和數(shù)字電源電壓以及I/O電壓。像FPGA這樣的數(shù)字IC還可以具有多個(gè)電源電壓,例如內(nèi)核電壓、存儲(chǔ)器電壓和I/O電壓。

不管電源引腳的數(shù)量如何,IC數(shù)據(jù)手冊(cè)都詳細(xì)說明了每路電源的允許范圍,包括推薦工作范圍和最大絕對(duì)值,而且為了保持正常工作和防止損壞,必須遵守這些限制。

然而,由于噪聲或電源紋波導(dǎo)致的電源電壓的微小變化—即便仍在推薦的工作范圍內(nèi)—也會(huì)導(dǎo)致器件性能下降。例如在放大器中,微小的電源變化會(huì)產(chǎn)生輸入和輸出電壓的微小變化,如圖1所示。

735e6c92-6b16-11ed-8abf-dac502259ad0.jpg

圖1. 放大器的電源抑制顯示輸出電壓對(duì)電源軌變化的靈敏度。

放大器對(duì)電源電壓變化的靈敏度通常用電源抑制比(PSRR)來量化,其定義為電源電壓變化與輸出電壓變化的比值。

圖1顯示了典型高性能放大器(OP1177)的PSR隨頻率以大約6dB/8倍頻程(20dB/10倍頻程)下降的情況。圖中顯示了采用正負(fù)電源兩種情況下的曲線圖。盡管PSRR在直流下是120dB,但較高頻率下會(huì)迅速降低,此時(shí)電源線路上有越來越多的無用能量會(huì)直接耦合至輸出。

如果放大器正在驅(qū)動(dòng)負(fù)載,并且在電源軌上存在無用阻抗,則負(fù)載電流會(huì)調(diào)制電源軌,從而增加交流信號(hào)中的噪聲和失真。

盡管數(shù)據(jù)手冊(cè)中可能沒有給出實(shí)際的PSRR,數(shù)據(jù)轉(zhuǎn)換器和其他混合信號(hào)IC的性能也會(huì)隨著電源上的噪聲而降低。電源噪聲也會(huì)以多種方式影響數(shù)字電路,包括降低邏輯電平噪聲容限,由于時(shí)鐘抖動(dòng)而產(chǎn)生時(shí)序錯(cuò)誤。

適當(dāng)?shù)木植咳ヱ钤?a target="_blank">PCB上是必不可少的

典型的4層PCB通常設(shè)計(jì)為接地層、電源層、頂部信號(hào)層和底部信號(hào)層。表面貼裝IC的接地引腳通過引腳上的過孔直接連接到接地層,從而最大限度地減少接地連接中的無用阻抗。

電源軌通常位于電源層,并且路由到IC的各種電源引腳。顯示電源和接地連接的簡單IC模型如圖2所示。

737f8f8a-6b16-11ed-8abf-dac502259ad0.png

圖2. 顯示走線阻抗和局部去耦電容的IC模型

IC內(nèi)產(chǎn)生的電流表示為IT。流過走線阻抗Z的電流產(chǎn)生電源電壓VS的變化。如上所述,根據(jù)IC的PSR,這會(huì)產(chǎn)生各種類型的性能降低。

通過使用盡可能短的連接,將適當(dāng)類型的局部去耦電容直接連接到電源引腳和接地層之間,可以最大限度地降低對(duì)功率噪聲和紋波的靈敏度。去耦電容用作瞬態(tài)電流的電荷庫,并將其直接分流到地,從而在IC上保持恒定的電源電壓。雖然回路電流路徑通過接地層,但由于接地層阻抗較低,回路電流一般不會(huì)產(chǎn)生明顯的誤差電壓。

圖3顯示了高頻去耦電容必須盡可能靠近芯片的情況。否則,連接走線的電感將對(duì)去耦的有效性產(chǎn)生不利影響。

73a098d8-6b16-11ed-8abf-dac502259ad0.jpg

圖3. 高頻去耦電容的正確和錯(cuò)誤放置

圖3左側(cè),電源引腳和接地連接都可能短,所以是最有效的配置。然而在圖3右側(cè)中,PCB走線內(nèi)的額外電感和電阻將造成去耦方案的有效性降低,且增加封閉環(huán)路可能造成干擾問題。

選擇正確類型的去耦電容

低頻噪聲去耦通常需要用電解電容(典型值為1μF至100μF),以此作為低頻瞬態(tài)電流的電荷庫。將低電感表面貼裝陶瓷電容(典型值為0.01μF至0.1μF)直接連接到IC電源引腳,可最大程度地抑制高頻電源噪聲。所有去耦電容必須直接連接到低電感接地層才有效。此連接需要短走線或過孔,以便將額外串聯(lián)電感降至最低。

大多數(shù)IC數(shù)據(jù)手冊(cè)在應(yīng)用部分說明了推薦的電源去耦電路,用戶應(yīng)始終遵循這些建議,以確保器件正常工作。

鐵氧體磁珠(以鎳、鋅、錳的氧化物或其他化合物制造的絕緣陶瓷)也可用于在電源濾波器中去耦。鐵氧體在低頻下(<100kHz)為感性—因此對(duì)低通LC去耦濾波器有用。100kHz以上,鐵氧體成阻性(低Q)。鐵氧體阻抗與材料、工作頻率范圍、直流偏置電流、匝數(shù)、尺寸、形狀和溫度成函數(shù)關(guān)系。

鐵氧體磁珠并非始終必要,但可以增強(qiáng)高頻噪聲隔離和去耦,通常較為有利。這里可能需要驗(yàn)證磁珠永遠(yuǎn)不會(huì)飽和,特別是在運(yùn)算放大器驅(qū)動(dòng)高輸出電流時(shí)。當(dāng)鐵氧體飽和時(shí),它就會(huì)變?yōu)榉蔷€性,失去濾波特性。

請(qǐng)注意,某些鐵氧體甚至可能在完全飽和前就是非線性。因此,如果需要功率級(jí),以低失真輸出工作,當(dāng)原型在此飽和區(qū)域附近工作時(shí),應(yīng)檢查其中的鐵氧體。典型鐵氧體磁珠阻抗如圖4所示。

73cabd34-6b16-11ed-8abf-dac502259ad0.jpg

圖4. 鐵氧體磁珠的阻抗

在為去耦應(yīng)用選擇合適的類型時(shí),需要仔細(xì)考慮由于寄生電阻和電感產(chǎn)生的非理想電容性能。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4367

    文章

    23485

    瀏覽量

    409522
  • 去耦電容
    +關(guān)注

    關(guān)注

    11

    文章

    319

    瀏覽量

    22943
  • 電源去耦
    +關(guān)注

    關(guān)注

    0

    文章

    14

    瀏覽量

    8593

原文標(biāo)題:電路去耦太重要,PCB設(shè)計(jì)時(shí)要注意這些

文章出處:【微信號(hào):衡麗,微信公眾號(hào):衡麗】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高頻PCB設(shè)計(jì)要注意的細(xì)節(jié)

    摘要:此文從線寬、過孔、線間串?dāng)_、屏蔽等四個(gè)方面說明高頻PCB設(shè)計(jì)要注意的細(xì)節(jié),并列舉出幾個(gè)有代表性的高頻板PCB板材選取實(shí)例以供參考。
    發(fā)表于 08-08 10:24 ?2354次閱讀

    LTM4630電源模塊在多路并聯(lián)時(shí)在pcb設(shè)計(jì)時(shí)要注意哪些細(xì)節(jié)?

    LTM4630電源模塊在多路并聯(lián)時(shí)在pcb設(shè)計(jì)時(shí)要注意那些細(xì)節(jié) 比如在3路或者4路并聯(lián)時(shí)在畫pcb時(shí)走線需要注意那些地方,要加入對(duì)稱設(shè)計(jì)和阻抗匹配嗎, 如何才能做到并聯(lián)均流效果最好,
    發(fā)表于 01-05 08:07

    PCB設(shè)計(jì)要注意的問題

    PCB設(shè)計(jì)要注意的問題PCB設(shè)計(jì)要注意的問題,曹老師告訴你:優(yōu)先級(jí), 控制線, memory, 布線PCB設(shè)計(jì)
    發(fā)表于 06-24 11:55

    【轉(zhuǎn)】電路太重要,這篇文章講透了

    應(yīng)用部分說明了推薦的電源電路,用戶應(yīng)始終遵循這些建議,以確保器件正常工作。鐵氧體磁珠(以鎳、鋅、錳的氧化物或其他化合物制造的絕緣陶瓷)也可用于在電源濾波器中去
    發(fā)表于 10-31 22:37

    PCB設(shè)計(jì)有哪些問題需要注意?

    PCB發(fā)展趨勢(shì)PCB工藝難點(diǎn)PCB設(shè)計(jì)有哪些問題需要注意?
    發(fā)表于 04-25 08:24

    濾波電路PCB設(shè)計(jì)注意事項(xiàng)

    一、電源濾波技術(shù):常用的濾波措施有:電容、電感、磁珠等。常用的濾波場景有:電源濾波、接口濾波等。在進(jìn)行PCB設(shè)計(jì)時(shí),濾波器件的擺放位置相當(dāng)關(guān)鍵,對(duì)于電容類
    發(fā)表于 11-11 08:03

    pcb設(shè)計(jì)中需要注意哪些問題?

    PCB設(shè)計(jì)時(shí)要注意的問題隨著應(yīng)用產(chǎn)品的不同而不同。就象數(shù)字電路與仿真電路要注意的地方不盡相同那樣。以下僅概略的幾個(gè)
    發(fā)表于 03-20 14:00 ?1615次閱讀

    PCB設(shè)計(jì)要注意什么

    PCB設(shè)計(jì)中,要考慮很多的因素,不同的環(huán)境需要考慮不同的因素。作為工程師要注意哪些事項(xiàng)呢?
    發(fā)表于 07-12 11:03 ?1546次閱讀

    什么是PCB中的板級(jí)

    一,什么是PCB中的板級(jí)呢? 板級(jí)其實(shí)就是電源平面和地平面之間形成的等效電容,這些等效
    的頭像 發(fā)表于 02-10 11:34 ?2021次閱讀

    什么是PCB中的板級(jí)

    一,什么是PCB中的板級(jí)呢? 板級(jí)其實(shí)就是電源平面和地平面之間形成的等效電容,這些等效
    的頭像 發(fā)表于 02-10 10:03 ?1511次閱讀

    PCB的板級(jí)設(shè)計(jì)方法

    一,什么是PCB中的板級(jí)呢? 板級(jí)其實(shí)就是電源平面和地平面之間形成的等效電容,這些等效電
    發(fā)表于 03-14 06:08 ?22次下載
    <b class='flag-5'>PCB</b>的板級(jí)<b class='flag-5'>去</b><b class='flag-5'>耦</b>設(shè)計(jì)方法

    在單層PCB設(shè)計(jì)時(shí)要注意什么

    和控制整個(gè)回路的區(qū)域。 可視化回流路徑可以直觀看到整個(gè)信號(hào)或者電源的工作區(qū)域,從而找到減少回路感抗和高頻阻抗的方法。在單層PCB設(shè)計(jì)時(shí),我們沒有完整的地返回平面,有時(shí)這就需要引用額外的電容或者?“飛線”,以便減少回路面積。
    的頭像 發(fā)表于 01-04 15:52 ?4665次閱讀
    在單層<b class='flag-5'>PCB設(shè)計(jì)時(shí)</b>需<b class='flag-5'>要注意</b>什么

    電容PCB設(shè)計(jì)和布局詳解

    今天給大家分享的是:電容,電容PCB設(shè)計(jì)和布局。
    發(fā)表于 07-05 09:37 ?1878次閱讀
    <b class='flag-5'>去</b><b class='flag-5'>耦</b>電容<b class='flag-5'>PCB設(shè)計(jì)</b>和布局詳解

    PCB設(shè)計(jì)時(shí)處理去電容和旁路電容的注意事項(xiàng)

    本篇介紹PCB設(shè)計(jì)時(shí)處理去電容和旁路電容的注意事項(xiàng)。   電容(另見退電容、緩沖電
    的頭像 發(fā)表于 11-21 15:33 ?1831次閱讀

    PCB設(shè)計(jì)如何用電源電容改善高速信號(hào)質(zhì)量

    PCB設(shè)計(jì)電源電容改善高速信號(hào)質(zhì)量?!What?Why? How?
    的頭像 發(fā)表于 05-19 14:27 ?178次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>如何用電源<b class='flag-5'>去</b><b class='flag-5'>耦</b>電容改善高速信號(hào)質(zhì)量