聯(lián)電射頻芯片設計工具包（RF FDK）和 Cadence RF 方案幫助其共同客戶 - 聚睿電子取得卓越 5G 射頻設計成果

中國上海，2022 年 11 月 30 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）與聯(lián)電（紐約證券交易所股票代碼：UMC；臺灣證券交易所股票代碼：2303）今日宣布雙方合作開發(fā)并經(jīng)認證的毫米波參考流程，成功協(xié)助亞洲射頻IP設計領導廠商聚睿電子（Gear Radio Electronics），在聯(lián)電 28HPC+ 工藝技術(shù)以及 Cadence 射頻（RF）解決方案的架構(gòu)下，達成了低噪音放大器（LNA）IC 一次流片成功（first-pass silicon success）的非凡成果。

經(jīng)驗證的聯(lián)電 28HPC+ 解決方案非常適用于高速毫米波器件，可提供硅精確的器件模型，支持高達 110GHz 的電路設計應用，如聚睿電子的低噪音放大器設計。Cadence Virtuoso RF 解決方案結(jié)合了多個電磁（EM）求解器，使聚睿電子能夠獲得精確的仿真結(jié)果。更具體地說，聚睿電子使用了符合業(yè)界黃金標準的電磁場仿真器 —— Cadence EMX Planar 3D Solver 電磁場仿真工具，為 CMOS 設計建立精確電磁模型，大幅減少了從電路前仿到版圖后仿驗證所需的設計周期。

相比于過往的設計流程，聚睿電子加快了一次完成芯片設計的實現(xiàn)步伐，并獲得了硅精確的仿真結(jié)果。聚睿電子將仿真結(jié)果與其 60GHz 低噪音放大器的芯片測量值進行比較時，發(fā)現(xiàn)其 S21（正向穿透系數(shù)，即正向增益）峰值頻率、S21 峰值和噪聲指數(shù)（NF）等指標均落在中段個位數(shù)百分比范圍內(nèi)。

經(jīng)認證的毫米波參考流程通過 Cadence 工具提供多種功能，包括：

通過 Virtuoso Schematic Editor（電路圖編輯器）、Virtuoso ADE Explorer 及 Assembler、Spectre X 模擬器、Spectre AMS Designer 和 Spectre RF進行設計輸入和仿真

通過 Virtuoso Layout Suite 和 Pegasus 驗證系統(tǒng)（PVS）進行版圖實現(xiàn)

通過 Quantus 提取解決方案對晶體管間連線進行寄生參數(shù)提取

通過 EMX 3D Planar Solver 電磁場仿真工具進行包含被動元件在內(nèi)的跨晶體管互連電磁分析

“

Cadence 多物理場系統(tǒng)分析研發(fā)副總裁顧鑫（Ben Gu）表示：“我們與聯(lián)電密切合作推出經(jīng)認證的毫米波流程，幫助聚睿電子取得了優(yōu)異的設計成果，此設計流程包括我們領先業(yè)界的 Virtuoso RF 解決方案，尤其是 EMX 3D Planar Solver 電磁場仿真解決方案更是取得了非凡成果。此外，Cadence 晶圓客戶支持團隊全力以赴，以確保在聚睿電子等客戶運用聯(lián)電 28 納米工藝時，我們的創(chuàng)新流程可為其創(chuàng)造巨大的價值。這是多方合作下客戶首次通過硅驗證的電路設計，我們期待共同開展更多項目，并助力其取得設計成功。”

“

聚睿電子總經(jīng)理郭秉捷（BJ Kuo）表示：“EMX 仿真出的電磁模型以及 Cadence Quantus 提取解決方案的寄生參數(shù)提取信息被共同整合到了 Virtuoso RF 解決方案的單一環(huán)境中，使版圖后仿效率更高。此外，芯片數(shù)據(jù)更驗證了聯(lián)電的毫米波模型和 Cadence 射頻解決方案的準確性?！?/p>

“

聯(lián)電元件技術(shù)開發(fā)及設計支持副總經(jīng)理鄭子銘（Osbert Cheng）表示：“通過聚睿電子等客戶的成功案例可以看出，我們與 Cadence 共同開發(fā)的毫米波參考流程讓 RF 設計變得更快速、更容易。我們與 Cadence 的合作成功使聚睿電子設計出兼具準確性和創(chuàng)新性的 LNA，成就聚睿電子傲人的芯片性能，期待未來我們的 mmWave 平臺能創(chuàng)造更多的客戶成功案例?！?/p>

Cadence 射頻解決方案支持 Cadence 智能系統(tǒng)設計策略，實現(xiàn)卓越的 SoC 設計。

審核編輯 ：李倩