在使用Altium Designer的過程中

我們收到許多用戶的提問

Q&A系列將針對(duì)用戶關(guān)注度較高的問題

請(qǐng)Altium技術(shù)專家為大家答疑解惑

如何設(shè)置規(guī)則以避免相鄰層的平行路由線段？

使用Altium Designer - High Speed設(shè)計(jì)規(guī)則中的“ParallelSegment”規(guī)則，避免相鄰層的平行路由線段。

Layer Checking - 指定要檢查的兩個(gè)線路段應(yīng)處層的位置：

Same Layer - 目標(biāo)網(wǎng)絡(luò)的線路片段都位于同一層上

Adjacent Layer - 目標(biāo)網(wǎng)絡(luò)的線路片段位于相鄰層上。

For a parallel gap of - 指定兩個(gè)線路片段之間應(yīng)存在的平行間距，然后才能考慮對(duì)其進(jìn)行長度約束。

The parallel limit is - 當(dāng)觀察到整個(gè)路由長度中符合平行間距約束的線路時(shí)，指定線路片段（不同網(wǎng)絡(luò)）之間允許的最大平行長度。

審核編輯：湯梓紅