電子發(fā)燒友網(wǎng)報(bào)道（文/黃晶晶）隨著芯片的規(guī)模和復(fù)雜度越來越高，對芯片的驗(yàn)證要求隨之增加。芯片驗(yàn)證工作已經(jīng)占用了整個(gè)開發(fā)流程的70%時(shí)間和資源，成為實(shí)際上的瓶頸。如何更有效地完成芯片所有功能的驗(yàn)證成為最大的挑戰(zhàn)。面對當(dāng)前數(shù)字芯片驗(yàn)證面臨的問題，國產(chǎn)EDA也在發(fā)力，并提出了新的思路。

作為本土EDA廠商芯華章在業(yè)界最早提出敏捷驗(yàn)證的概念和EDA2.0戰(zhàn)略。前不久，芯華章正式推出HuaPro驗(yàn)證系統(tǒng)的第二代產(chǎn)品—HuaPro P2E雙模硬件驗(yàn)證系統(tǒng)。加上之前發(fā)布的5個(gè)產(chǎn)品和一個(gè)平臺，進(jìn)一步完善數(shù)字芯片前端驗(yàn)證的全流程布局。

原型驗(yàn)證與硬件仿真的融合

此前芯華章就推出了HuaPro驗(yàn)證系統(tǒng)第一代產(chǎn)品，此次發(fā)布的HuaPro P2E雙模硬件驗(yàn)證系統(tǒng)全面改進(jìn)EDA驗(yàn)證流程中的硬件仿真環(huán)節(jié)，彌補(bǔ)硬件仿真與原型驗(yàn)證之間的割裂，縮短芯片驗(yàn)證周期。

芯華章科技首席技術(shù)官傅勇表示，目前整個(gè)驗(yàn)證里有三個(gè)主要的核心產(chǎn)品，包括邏輯仿真、硬件仿真、原型驗(yàn)證。傳統(tǒng)上需求使用不同的工具完成不同的驗(yàn)證目標(biāo)。我們認(rèn)為使用統(tǒng)一的數(shù)據(jù)庫和調(diào)試分析，在流程流轉(zhuǎn)時(shí)將極大地提升驗(yàn)證效率，或者說實(shí)現(xiàn)敏捷驗(yàn)證。

這款雙模產(chǎn)品，解決了原型驗(yàn)證與硬件仿真的融合難題，幫助開發(fā)團(tuán)隊(duì)突破了傳統(tǒng)軟硬件驗(yàn)證工具的割裂限制問題。傅勇介紹，這個(gè)產(chǎn)品的研發(fā)從前期論證、整體構(gòu)架，是芯華章接近200多位優(yōu)秀的工程師，花費(fèi)兩年的大力投入所研發(fā)出來的。希望會(huì)是今后十年劃時(shí)代的產(chǎn)品。

芯華章科技首席市場戰(zhàn)略官謝仲輝在接受采訪時(shí)表示，芯華章正逐步從0到1，慢慢地為我們最終的目標(biāo)努力。我們的發(fā)展思路不僅僅是me too，因?yàn)槲覀兪呛髞碚撸晕覀兏欢ㄒ驹诟叩募夹g(shù)起點(diǎn)，做有差異化的產(chǎn)品。在實(shí)現(xiàn)下一代EDA 2.0之前，我們必須在目前主流的方法學(xué)上做差異化，來滿足市場落地的要求。透過這款產(chǎn)品的發(fā)布，現(xiàn)在我們已經(jīng)基本滿足了全流程的數(shù)字系統(tǒng)驗(yàn)證產(chǎn)品的國產(chǎn)替代需要，甚至提供了額外的創(chuàng)新價(jià)值。

HuaPro P2E雙模硬件驗(yàn)證系統(tǒng)有哪些特點(diǎn)？

硬件仿真以系統(tǒng)級調(diào)試為主要目的，是傳統(tǒng)邏輯仿真的1000X，可以快速優(yōu)化穩(wěn)定芯片設(shè)計(jì)，而原型驗(yàn)證則是在芯片設(shè)計(jì)方案基本穩(wěn)定后，以軟硬件集成驗(yàn)證和軟件開發(fā)服務(wù)為目的。HuaPro P2E雙模硬件驗(yàn)證系統(tǒng)將硬件仿真與原型驗(yàn)證做了很好的融合。

芯華章科技硬件驗(yàn)證平臺部研發(fā)副總裁陳蘭兵解析，HuaPro P2E在上一代P1系統(tǒng)的基礎(chǔ)上，性能全面提升。目前它的單機(jī)容量是P1的3.2倍，高達(dá)1.6億門容量，并支持多機(jī)到多機(jī)柜的級聯(lián)，有效支持上百顆FPGA的超大型硬件驗(yàn)證系統(tǒng)；同時(shí)配備大容量64GB DDR4內(nèi)存用于調(diào)試和仿真，單端IO性能進(jìn)一步提升至1.6Gbps的領(lǐng)先水平。基于芯華章自研的HPE Compiler，支持一鍵式實(shí)現(xiàn)流程，縮短驗(yàn)證周期30%-50%，運(yùn)行性能提高40%。
樺捷HuaPro P2E是基于統(tǒng)一的軟件平臺和統(tǒng)一硬件平臺，從而實(shí)現(xiàn)有效的創(chuàng)新雙模工作形式，硬件仿真模式下支持高達(dá)7千多個(gè)全信號互連，全信號不限深度的調(diào)試，以及各種虛擬驗(yàn)證方案。在原型驗(yàn)證模式下，通過一鍵式原型驗(yàn)證流程可以大大縮短驗(yàn)證時(shí)間，在超大規(guī)模SOC設(shè)計(jì)可以實(shí)現(xiàn)高達(dá)10MHz的仿真速率，以滿足軟件開發(fā)調(diào)試需求，同時(shí)還有豐富的接口解決方案。

這種創(chuàng)新的雙模工作方式最重要的是，可以在綜合、編譯、驗(yàn)證方案構(gòu)建、用戶腳本、調(diào)試等階段，能最大程度的復(fù)用技術(shù)模塊和中間結(jié)果，并使用統(tǒng)一用戶界面，從而實(shí)現(xiàn)原型驗(yàn)證和硬件仿真絲滑的無縫集成，實(shí)現(xiàn)了一機(jī)兩用，在節(jié)約用戶成本的同時(shí)，還能大大提高驗(yàn)證效率。

真正的原型驗(yàn)證產(chǎn)品應(yīng)該是一種由專業(yè)EDA軟件和硬件平臺緊密結(jié)合的系統(tǒng)產(chǎn)品。特別是復(fù)雜和大規(guī)模的SoC和Chiplet設(shè)計(jì)，更需要配套齊全的專業(yè)EDA軟件，經(jīng)過一系列綜合編譯調(diào)試步驟，才能完全滿足超大系統(tǒng)的原型驗(yàn)證需求。在整個(gè)原型驗(yàn)證里面，芯華章P2E提供了自研的智能HPE Compiler，支持用戶一鍵實(shí)現(xiàn)FPGA原型驗(yàn)證，包括vSyn、vCom和vDbg三大模塊，也是目前國內(nèi)率先發(fā)布的全套獨(dú)立自主開發(fā)的硬件驗(yàn)證EDA解決方案。

他進(jìn)一步分析，硬件仿真使用模式的核心價(jià)值在于調(diào)試。硬件仿真模式下，P2E的軟硬件架構(gòu)支持全信號的讀寫和波形抓取功能, 這也是硬件仿真最重要的功能點(diǎn)；而可編程的動(dòng)態(tài)觸發(fā)器也給自動(dòng)化調(diào)試帶來了強(qiáng)大的手段。

基于全信號訪問的架構(gòu)和動(dòng)態(tài)觸發(fā)功能，用戶可以在調(diào)試中使用基于DDR的物理探針或流式探針，抓取信號數(shù)據(jù)；其PCIE接口，低延時(shí)高帶寬，既可以滿足大量數(shù)據(jù)下載，還可以滿足虛擬軟硬件仿真需求。還可以使用方便的后門讀寫功能實(shí)時(shí)修改數(shù)據(jù)，全系統(tǒng)save、restore功能可以大大減少調(diào)試中的重復(fù)性工作。

正是這些豐富的調(diào)試能力，加上不限數(shù)量的自動(dòng)時(shí)鐘生成，以及可支持高達(dá)數(shù)十億門設(shè)計(jì)容量，使HuaPro P2E原型驗(yàn)證件與硬件仿真雙模工作模式成為可能。

P2E作為芯華章智V驗(yàn)證平臺的一部分，同樣支持芯華章創(chuàng)新的XEDB數(shù)據(jù)文件，XEDB帶來了高達(dá)8倍的壓縮率，讀寫速度快至4倍，通過智V驗(yàn)證平臺，P2E可以與芯華章的調(diào)試工具深度集成。

Fusion Debug采用了分布式、多線程架構(gòu)，由創(chuàng)新的設(shè)計(jì)推理引擎和高性能分析引擎提供動(dòng)力，可輕松進(jìn)行信號連接跟蹤和故障分析。同時(shí)它提供了實(shí)用的圖形界面以及豐富的調(diào)試功能。Fusion Debug調(diào)試工具和P2E硬件驗(yàn)證系統(tǒng)的深度結(jié)合，讓P2E如虎添翼，給系統(tǒng)級芯片設(shè)計(jì)驗(yàn)證的客戶提供了強(qiáng)大的整體方案。

創(chuàng)新的敏捷驗(yàn)證理念

芯華章率先在EDA行業(yè)提出敏捷驗(yàn)證這個(gè)詞，也在用產(chǎn)品踐行這一理念。對于提出敏捷驗(yàn)證的原因，傅勇認(rèn)為目前70%的設(shè)計(jì)驗(yàn)證時(shí)間都花費(fèi)在RTL驗(yàn)證上，這是我們首先需要解決的市場痛點(diǎn)。在IP驗(yàn)證后進(jìn)行系統(tǒng)級驗(yàn)證時(shí)如何把后道驗(yàn)證環(huán)節(jié)工作提前是一個(gè)重點(diǎn)。敏捷驗(yàn)證包括快速迭代、提早進(jìn)行系統(tǒng)級驗(yàn)證、統(tǒng)一的數(shù)據(jù)和調(diào)試手段三個(gè)非常重要的核心要素。芯華章目前沿著這三個(gè)方向推進(jìn)，同時(shí)也希望更多IC公司、系統(tǒng)公司共同開放思想、通力合作，推進(jìn)推進(jìn)敏捷驗(yàn)證的實(shí)現(xiàn)。

他分析，在芯片開發(fā)周期的所有階段——包括架構(gòu)、模塊設(shè)計(jì)、綜合、系統(tǒng)集成、軟件開發(fā)和物理設(shè)計(jì)階段，都會(huì)引入錯(cuò)誤，而且很多錯(cuò)誤是無法在當(dāng)前階段完全發(fā)現(xiàn)和解決的。這個(gè)背景也非常符合敏捷理念所面對的問題：用更快更完善的迭代流程，讓設(shè)計(jì)和驗(yàn)證更“敏捷”地進(jìn)入下一階段，才能更早發(fā)現(xiàn)每個(gè)模塊在后期階段才能暴露出的潛在問題。

這可以有效降低對驗(yàn)證工程師的綜合性要求，并減輕驗(yàn)證中的開發(fā)工作量，復(fù)用更多現(xiàn)有的軟件生態(tài)，并在邏輯無關(guān)的底層實(shí)現(xiàn)級更多使用形式化驗(yàn)證、驗(yàn)證IP復(fù)用等方法自動(dòng)驗(yàn)證。同時(shí)，未來chiplet多芯粒芯片的發(fā)展目標(biāo)，也會(huì)逐步降低對電路實(shí)現(xiàn)層驗(yàn)證的需求，而逐漸加大對系統(tǒng)軟件層面功能和性能驗(yàn)證的比重。

謝仲輝也表示敏捷驗(yàn)證是工程解決的方法學(xué)，要解決他怎樣落地的問題。比如透過芯華章的場景驗(yàn)證工具，產(chǎn)生統(tǒng)一的測試用例；我們的形式驗(yàn)證工具，能借用數(shù)學(xué)方法更好更快的迭代；我們用更高速的邏輯仿真器，能更早的把場景導(dǎo)入，甚至我們雙模的原型系統(tǒng)更早地把大規(guī)模驗(yàn)證的原型系統(tǒng)導(dǎo)入，這已經(jīng)是我們走向敏捷驗(yàn)證，甚至走向EDA2.0的做法。

芯華章也在積極地做很多前沿領(lǐng)域的研究。解決一些關(guān)鍵路徑問題，比如新的方法學(xué)，新的算法，用新的異構(gòu)底層計(jì)算算力來賦能EDA、AI模型、數(shù)據(jù)保護(hù)等等。


小結(jié)：

可以說芯華章是國內(nèi)領(lǐng)先的專注數(shù)字驗(yàn)證領(lǐng)域的EDA公司，隨著產(chǎn)品的完善、平臺的壯大以及差異化的優(yōu)勢，無論在技術(shù)實(shí)力還是市場認(rèn)可度方面，芯華章的步伐都更加穩(wěn)健。然而在謝仲輝看來，國產(chǎn)EDA的發(fā)展依然不能單打獨(dú)斗。他說，芯華章的EDA 2.0里面提出建立開放的標(biāo)準(zhǔn)，通過平臺化加強(qiáng)合作。打造開放接口，引入其他EDA驗(yàn)證工具，匯集IC企業(yè)、合作伙伴、客戶等形成生態(tài)共生，才能真正壯大國產(chǎn)EDA平臺。