一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對屬性

凡億PCB ? 來源:未知 ? 2022-12-16 08:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Cadence AllegroPCB中手動(dòng)或者自動(dòng)添加差分對屬性

設(shè)計(jì)PCB過程中,若設(shè)計(jì)中有差分對信號,則需要將是差分的2個(gè)信號設(shè)置為差分對,設(shè)置差分對有2種方式:手動(dòng)添加及自動(dòng)添加

一、手動(dòng)添加差分對:

1、點(diǎn)擊Setup-Constraints-Constraint Manager調(diào)出CM規(guī)則管理器,然后到Physical規(guī)則管理器下點(diǎn)擊Net-All Layers,然后在右側(cè)欄中選中2根需要設(shè)置為差分對的信號,按Ctrl鍵全選中后右擊,選擇Create-Differential Pair,如圖1所示;

94eebade-7cd1-11ed-8abf-dac502259ad0.png

圖1 創(chuàng)建差分對圖示

2、在彈出的對話框中設(shè)置好差分對的名稱,點(diǎn)擊Create,即可創(chuàng)建差分對規(guī)則,如圖2所示;

950239f6-7cd1-11ed-8abf-dac502259ad0.png

圖2 Create Differential Pair選項(xiàng)卡

3、創(chuàng)建后即可在此管理器中生成差分對,如圖3所示。

9512a534-7cd1-11ed-8abf-dac502259ad0.png

圖3 手動(dòng)創(chuàng)建的差分對圖示

二、自動(dòng)生成差分對:

1、可以從上述步驟中的Create Differential Pair選項(xiàng)卡中點(diǎn)擊Auto Setup選項(xiàng),如圖4所示;

95249582-7cd1-11ed-8abf-dac502259ad0.png

圖4Create Differential Pair選項(xiàng)卡

2、在彈出的對話框中,在Filter的2個(gè)對話框中輸入差分對的后綴(一般是“+、-”或者“P、N”),如圖5所示;

953412b4-7cd1-11ed-8abf-dac502259ad0.png

圖5Differential Pair Automatic Setup選項(xiàng)卡

3、輸入后,在Prefix的框中點(diǎn)擊一下,軟件會自動(dòng)將識別出來的差分信號列在其下的方框內(nèi),如圖6所示;

95475b80-7cd1-11ed-8abf-dac502259ad0.png

圖6Differential Pair Automatic Setup選項(xiàng)卡

4、然后點(diǎn)擊Create,即可自動(dòng)將設(shè)計(jì)中的差分對自動(dòng)創(chuàng)建好并且會生成Log結(jié)果列表,如圖7所示。

955ae65a-7cd1-11ed-8abf-dac502259ad0.png

圖7Diff Pairs Automatic Setup Log File圖示

聲明: 本文凡億教育原創(chuàng)文章,轉(zhuǎn)載請注明來源!投稿/招聘/廣告/課程合作/資源置換請加微信:1323741820795745ed2-7cd1-11ed-8abf-dac502259ad0.png ? ?分享點(diǎn)贊在看“三連”支持! 點(diǎn)擊“閱讀原文”查看更多干貨文章


原文標(biāo)題:Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對屬性

文章出處:【微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4368

    文章

    23492

    瀏覽量

    409765

原文標(biāo)題:Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對屬性

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    借助Cadence工具簡化PCB設(shè)計(jì)流程

    本文中,Priya 和 Gopi 分享了如何使用集成到 Allegro X Design 平臺的 Sigrity X Aurora PCB Analysis 來縮短 PCB 設(shè)計(jì)周期,并提供了有關(guān)他們使用該軟件的經(jīng)驗(yàn)的更多見解。
    的頭像 發(fā)表于 07-01 14:34 ?1006次閱讀

    凡億Allegro Skill字符功能-添加中文字符

    ? ?使用Allegro軟件進(jìn)行PCB設(shè)計(jì)的過程,我們可能會遇到一個(gè)問題,那就是該軟件并不支持直接放置中文字符,它僅支持英文字符。特別是
    的頭像 發(fā)表于 07-01 11:52 ?1197次閱讀
    凡億<b class='flag-5'>Allegro</b> Skill字符功能-<b class='flag-5'>添加</b>中文字符

    高速PCB設(shè)計(jì)挑戰(zhàn) Allegro Skill布線功能 自動(dòng)創(chuàng)建match_group

    進(jìn)行高速PCB設(shè)計(jì)的過程,常常會遇到一個(gè)挑戰(zhàn),那就是高速信號的時(shí)序匹配問題。為了確保信號的同步到達(dá),設(shè)計(jì)者需要對特定的高速信號組進(jìn)行等長設(shè)計(jì)。手動(dòng)進(jìn)行這樣的操作可能會非常繁瑣且容易
    的頭像 發(fā)表于 06-16 11:54 ?1303次閱讀
    高速<b class='flag-5'>PCB</b>設(shè)計(jì)挑戰(zhàn)  <b class='flag-5'>Allegro</b> Skill布線功能 <b class='flag-5'>自動(dòng)</b>創(chuàng)建match_group

    手動(dòng)添加cubeMX的軟件自動(dòng)生成代碼后,編譯出現(xiàn)’rtthread.elf’:No Such File 的錯(cuò)誤怎么解決?

    手動(dòng)添加cubeMX的軟件自動(dòng)生成代碼后,編譯出現(xiàn)’rtthread.elf’:No Such File 的錯(cuò)誤。
    發(fā)表于 06-12 07:46

    Allegro Skill布線功能-添加分過孔禁布區(qū)

    高速PCB設(shè)計(jì),分過孔之間設(shè)置禁止布線區(qū)域具有重要意義。首先它能有效減少其他信號線對分信號的串?dāng)_,保持
    發(fā)表于 05-28 15:19 ?304次閱讀
    <b class='flag-5'>Allegro</b> Skill布線功能-<b class='flag-5'>添加</b><b class='flag-5'>差</b>分過孔禁布區(qū)

    作為硬件工程師,你用那款PCB 設(shè)計(jì)軟件?超全EDA工具整理!

    Altium Designer 23 Altium Designer 24 Altium Designer 25 2. Cadence Allegro 核心功能: 高端PCB布線工具,支持高密度互連
    發(fā)表于 05-23 13:42

    Cadence SPB OrCAD Allegro22.1安裝包

    包括了Capture原理圖設(shè)計(jì)、PSpice仿真、Alelgro PCB Editor及PCB SI組件?系統(tǒng)需求Cadence SPB 22.1 的安裝包不再支持Windows 7 以及
    發(fā)表于 05-22 16:50 ?3次下載

    Cadence SPB OrCAD Allegro24.1安裝包

    Cadence SPB(Silicon Package Board)是一套電子設(shè)計(jì)自動(dòng)化(EDA)軟件套件,主要用于集成電路、封裝和PCB的設(shè)計(jì)、仿真和驗(yàn)證。它提供了一整套從設(shè)計(jì)到生產(chǎn)的工具,支持
    發(fā)表于 05-22 16:45 ?6次下載

    RZ MPU工業(yè)控制教程連載(62)Yocto系統(tǒng)添加程序

    ,一個(gè)個(gè)文件的拷貝。 或者bb文件添加安裝項(xiàng)目,讓Yocto自動(dòng)幫助我們添加。 第一種方法需
    的頭像 發(fā)表于 03-07 14:40 ?1799次閱讀
    RZ MPU工業(yè)控制教程連載(62)Yocto系統(tǒng)<b class='flag-5'>添加</b>程序

    分信號音頻設(shè)備的實(shí)現(xiàn)

    分信號的基本原理是利用兩個(gè)導(dǎo)線傳輸信號,這兩個(gè)導(dǎo)線被稱為分對。信號在這兩個(gè)導(dǎo)線上以相反的極性傳輸,這樣即使存在外部噪聲,由于它們兩個(gè)導(dǎo)線上的影響是相同的,因此
    的頭像 發(fā)表于 12-26 09:19 ?1441次閱讀

    Cadence官方出品CadencePCBViewers

    CadencePCBViewers 24.1為Cadence官方出品,包含PCB Editor Viewer、Capture Viewer、Allegro X APD Viewer 通過百度網(wǎng)盤
    發(fā)表于 11-12 13:11

    cadence allegro orcad各版本軟件下載鏈接分享

    851825 Cadence Allegro and OrCAD 2022 https://pan.quark.cn/s/923a58670d69 cadence 16.6補(bǔ)丁 https
    發(fā)表于 10-18 13:51

    Cadence Allegro 17.4PCB阻抗分析功能操作說

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評估每根走線上的阻抗變化情況,對工程師衡量信號的質(zhì)量起著關(guān)鍵性的作用。
    發(fā)表于 09-23 17:11 ?12次下載

    pcb怎么改變焊盤大小

    Cadence Allegro和Protel99se等具體軟件的操作步驟: 通用流程 打開PCB設(shè)計(jì)文件 :首先,使用PCB設(shè)計(jì)軟件打開需要修改的P
    的頭像 發(fā)表于 09-02 15:01 ?3369次閱讀

    信號完整性與電源完整性-分對的特性

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-分對的特性.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:28 ?1次下載