作者:Weston Sapia and Bruce Hemp

二進制相移鍵控（BPSK），也稱為雙相調(diào)制，是一種簡單、流行的數(shù)字調(diào)制方案。符號星座盡可能遠，這對于弱信號工作是可取的。BPSK還因其相對簡單的頻譜擴展能力而廣受歡迎。因此，BPSK在弱信號通信、擴頻、測距和雷達系統(tǒng)中都有應用。

LTC?5548 基本上是一款具有一個 DC 耦合 IF 端口的無源雙平衡混頻器。作為BPSK調(diào)制器（圖1），混頻器不提供頻率轉換，因此調(diào)制器的頻率范圍僅限于LO和RF端口都可以處理的頻率范圍。圖2顯示了BPSK調(diào)制器的測試設置。具有差分輸出的實驗室級矢量信號發(fā)生器可生成基帶波形。

圖1.用作BPSK調(diào)制器的RF混頻器。電阻R1和R2將每個IF輸入設置為50Ω，適合使用現(xiàn)代實驗室測試設備驅動。

圖2.BPSK 調(diào)制器的測試設置。

調(diào)制器中頻輸入信號

LTC5548 直流耦合 IF 輸入端的基帶驅動電平應符合以下準則：

驅動應始終為差分（平衡），共模電壓為0.0V。

每個IF引腳的典型驅動電平可為連續(xù)±0.1V （0.2VP-P).

每個IF引腳的驅動電平在信號峰值上不應超過±0.2V （0.4VP-P).

每個IF引腳的驅動電平不得超過±0.3V絕對最大額定值。此外，如此大的輸入信號通常會在RF輸出端產(chǎn)生不可接受的高頻譜再生。

對于大多數(shù)應用，需要低LO泄漏，這意味著IF輸入引腳上的直流失調(diào)電壓應接近零伏。通常，LO泄漏處于無法通過直流失調(diào)調(diào)整完全消除的相位。因此，使用直流失調(diào)調(diào)整可以減少但不能消除LO泄漏。

圖3顯示了構成差分IF輸入信號的IF+和IF-引腳電壓。測試電路如圖1所示。請注意，信號是差分的，以大約零伏為中心，符合上面列出的驅動電平標準。

圖3.典型的調(diào)制器驅動波形，在IF+和IF-輸入引腳上測量。符號速率 = 數(shù)據(jù)速率 = 5Mbps。

無線輻射BPSK信號的應用往往受益于基帶源的數(shù)字濾波。在其他應用中，調(diào)制信號帶寬可能不是問題，幾乎不需要基帶濾波。圖4顯示了帶基帶濾波和不帶基帶濾波的調(diào)制器輸出頻譜。

圖4.調(diào)制器輸出，同時由 5Mbps PN9 數(shù)據(jù)驅動。數(shù)字輸入濾波提供脈沖整形，可有效降低輸出帶寬。這里，數(shù)字濾波器選擇是根升余弦響應，alpha = 0.35。跡線平均屏蔽了數(shù)字濾波信號上的4.0dB峰均比。

示例 1：2.4GHz BPSK 調(diào)制器

矢量信號分析儀 （VSA） 測量 LTC5548 的 BPSK 調(diào)制準確度。調(diào)制器原理圖如圖1所示，每個差分輸入引腳信號驅動如圖3所示。測試設置如圖 2 所示。EVM 測量優(yōu)于 0.5% rms，對于 BPSK 通信系統(tǒng)來說令人滿意。

圖5.BPSK 調(diào)制精度為 2.4GHz。VSA 測量濾波器是根升高的余弦響應，alpha = 0.35。輸出功率測量值為 –2.6dBm。

示例 2：8.6GHz BPSK 調(diào)制器

在8.6GHz下測試相同的電路時，我們看到輸出功率降低，LO泄漏增加。相位誤差增加是由于LO在較高頻率下的相位噪聲增加，以及VSA在較高頻率下的殘余相位噪聲增加。EVM = 0.6% 的總體調(diào)制精度對于 BPSK 來說仍然是可以接受的。

圖6.8.6GHz 時的調(diào)制精度。輸出功率測量值為 –5.8dBm。

示例 3：使用內(nèi)部 ×2 LO 乘法器的 12 GHz BPSK 調(diào)制器

在本測試中，我們將LO頻率提高到12 GHz，該頻率源自內(nèi)部LTC5548 LO倍頻器。通過這種方式，測試還包括LO倍增器可能產(chǎn)生的任何殘余相位噪聲誤差。外部LO驅動頻率為6GHz，×2（引腳8）連接高電平。

與較低頻率相比，VSA 僅顯示輕微、逐漸的性能下降。EVM 優(yōu)于 0.8%，對于 BPSK 應用來說是可以接受的。

圖7.12GHz 調(diào)制精度，采用內(nèi)部 LO ×2 乘法器。輸出功率在 12GHz 時測量 –9 dBm。

結論

EVM 測量表明，隨著 LO 頻率的增加，EVM 和 LO 泄漏（IQ 偏移）會略有下降，但 BPSK 應用的性能仍然可以接受。

在上述所有三個示例中，符號速率 = 5Msps。如果在更高的LO頻率和更寬的帶寬（更快的符號速率）下工作，EVM將由于調(diào)制器RF端口的高頻滾降而增加。對于這些高符號速率（或高芯片速率）應用，設計人員應自行進行測量，以確認調(diào)制精度是否仍可接受。

審核編輯：郭婷