人們普遍認(rèn)為，混合波束成形（如圖1所示）將是以微波和毫米波頻率運(yùn)行的5G系統(tǒng)的首選架構(gòu)。在這種架構(gòu)中，采用數(shù)字（MIMO）和模擬波束成形的組合，以克服高路徑損耗并提高頻譜效率。如圖1所示，m個(gè)數(shù)據(jù)流的組合被分成n個(gè)RF路徑，在自由空間中形成波束，使天線元件的總數(shù)為m×n的乘積。數(shù)字流可以以多種方式組合，無(wú)論是通過(guò)高層MIMO將所有能量引導(dǎo)到單個(gè)用戶(hù)，還是通過(guò)多用戶(hù)MIMO支持多個(gè)用戶(hù)。

圖1.混合波束成形框圖。

在本文中，我們將通過(guò)一個(gè)大規(guī)模天線陣列的簡(jiǎn)單示例來(lái)研究毫米波無(wú)線電的最佳技術(shù)選擇?，F(xiàn)在，鉆入毫米波系統(tǒng)無(wú)線電部分的框圖，我們看到一個(gè)經(jīng)典的外差結(jié)構(gòu)連接到多個(gè)RF路徑。在這些路徑中，我們使用移相器和衰減器來(lái)塑造光束。

從歷史上看，毫米波系統(tǒng)是使用分立元件構(gòu)建的，導(dǎo)致外形尺寸大，成本高。傳統(tǒng)系統(tǒng)由CMOS、SiGe BiCMOS和GaAs的組合組成，每種技術(shù)都經(jīng)過(guò)選擇以提供最佳性能。例如，數(shù)據(jù)轉(zhuǎn)換器現(xiàn)在采用精細(xì)的CMOS工藝開(kāi)發(fā)，導(dǎo)致采樣率在GHz范圍內(nèi)。上、下變頻和波束成形功能可以在SiGeB iCMOS中高效實(shí)現(xiàn)。根據(jù)無(wú)線電要求，功率放大器和低噪聲放大器可能需要GaAs，但如果SiGe BiCMOS能夠滿(mǎn)足要求，則可以實(shí)現(xiàn)更高水平的集成。

對(duì)于5G毫米波系統(tǒng)，人們希望將RFIC安裝在天線基板的背面，這引入了推動(dòng)積極集成的外形要求。例如，以 28 GHz 為中心的天線的半波長(zhǎng)元件間距約為 5 mm。對(duì)于更高的頻率，這變得更小，使得芯片或封裝尺寸成為一個(gè)重要的考慮因素。理想情況下，單個(gè)波束的整個(gè)框圖應(yīng)集成在單個(gè)IC中，但至少應(yīng)將上變頻器和下變頻器與RF前端集成在單個(gè)RFIC上。集成水平和選擇的技術(shù)在某種程度上取決于應(yīng)用程序，正如我們將在示例分析中看到的那樣。

示例分析：天線中心為 28 GHz，EIRP 為 60 dBm

對(duì)于此分析，我們考慮了EIRP要求為60 dBm的典型基站天線系統(tǒng)。做出了以下假設(shè)：

視線時(shí)的元件增益 = 6 dBi（視線）

波形 PAPR = 10 dB（帶 QAM 的 OFDM）

功率放大器 PAE 在 P1dB = 30%

發(fā)送/接收開(kāi)關(guān)損耗 = 2 dB

發(fā)射/接收占空比 = 70%/30%

數(shù)據(jù)流數(shù) = 8

各個(gè)電路模塊的功耗基于當(dāng)前可用的技術(shù)。

該模型建立在八個(gè)數(shù)據(jù)流的基礎(chǔ)上，連接到不同數(shù)量的射頻鏈。模型中的天線數(shù)量以 8 的倍數(shù)縮放，最多 512 個(gè)元素。

在圖2中，我們說(shuō)明了功率放大器的線性度如何隨著天線增益的增加而變化。請(qǐng)注意，由于開(kāi)關(guān)損耗，放大器的輸出功率比提供給天線的輸出功率高2 dB。當(dāng)我們向天線添加元件時(shí)，方向性增益相對(duì)于對(duì)數(shù)x軸線性增加，隨后，每個(gè)放大器所需的功率貢獻(xiàn)降低。

圖2.功率放大器的天線增益與輸出電平要求

為了便于說(shuō)明，我們?cè)谇€頂部疊加了一張技術(shù)圖，以指示哪種技術(shù)在天線元件范圍內(nèi)是最佳的。請(qǐng)注意，各個(gè)技術(shù)之間存在重疊，因?yàn)槊糠N技術(shù)都可以在一系列值上使用。此外，在給定技術(shù)中可以實(shí)現(xiàn)一系列性能，具體取決于工藝和電路設(shè)計(jì)實(shí)踐。對(duì)于極少數(shù)元件，每條鏈都需要高功率PA（GaN和GaAs），但是當(dāng)元件數(shù)量超過(guò)200個(gè)時(shí)，P1dB越過(guò)20 dBm以下，使該值進(jìn)入硅工藝可以滿(mǎn)足的范圍。當(dāng)元件數(shù)量超過(guò)500個(gè)時(shí)，PA性能在當(dāng)前CMOS技術(shù)可以實(shí)現(xiàn)的范圍內(nèi)。

現(xiàn)在，在添加元件時(shí)考慮天線Tx系統(tǒng)的功耗，如圖3所示。正如預(yù)期的那樣，功耗與天線的增益成反比，但達(dá)到極限。超過(guò)幾百個(gè)元素，PA消耗的功率不再占主導(dǎo)地位，并導(dǎo)致收益遞減。

圖3.天線增益與天線Tx部分的直流功耗的關(guān)系。

整個(gè)系統(tǒng)的功耗如圖4所示（發(fā)射器和接收器）。正如預(yù)期的那樣，接收器的功率隨著RF鏈的添加而線性增加。如果我們將下降的Tx功率曲線疊加在增加的Rx功率曲線上，我們觀察到一個(gè)功耗最小的區(qū)域。

圖4.整個(gè)天線陣列的直流功耗與天線增益的關(guān)系。

在此示例中，最小值出現(xiàn)在大約 128 個(gè)元素處?；仡檲D2中介紹的技術(shù)圖，為了在128個(gè)元件下實(shí)現(xiàn)60 dBm的EIRP，最佳的PA技術(shù)是GaAs。

雖然使用砷化鎵PA將使EIRP天線的功耗降至最低，但這可能無(wú)法滿(mǎn)足系統(tǒng)設(shè)計(jì)的所有要求?；叵胍幌?，前面提到在許多情況下，需要將RFIC安裝在天線元件的λ/2間距內(nèi)。使用基于GaAs的發(fā)送/接收模塊將提供必要的性能，但它不符合尺寸限制。為了利用GaAs發(fā)射/接收模塊，需要采用替代封裝和路由方案。

首選選項(xiàng)可能是增加天線元件的數(shù)量，以容納集成在RFIC中的SiGe BiCMOS功率放大器。圖4中的圖表顯示，SiGe放大器通過(guò)將元件數(shù)量增加一倍，達(dá)到約256個(gè)，即可滿(mǎn)足輸出功率要求。雖然功耗略有增加，但可以使用SiGe BiCMOS RFIC來(lái)適應(yīng)天線元件的λ/2間距，頻率為28 GHz。

現(xiàn)在將這一趨勢(shì)擴(kuò)展到CMOS，我們看到CMOS也能夠?qū)崿F(xiàn)整體60 dBm EIRP，但從我們的技術(shù)圖來(lái)看，這將需要額外的天線元件加倍。鑒于該解決方案將導(dǎo)致額外的尺寸和功耗，鑒于當(dāng)前的技術(shù)限制，我們認(rèn)為CMOS方法不是一個(gè)可行的選擇。

我們的分析表明，考慮到功耗和集成外形尺寸，60 dBm EIRP 天線的最佳實(shí)現(xiàn)目前最好使用 SiGe BiCMOS 技術(shù)進(jìn)行 RFIC 集成。但是，如果我們考慮將較低功率的天線用于CPE，那么CMOS當(dāng)然是可行的選擇。

雖然該分析基于當(dāng)前可用的技術(shù)，但在毫米波硅工藝和設(shè)計(jì)技術(shù)方面取得了很大進(jìn)展。我們期望未來(lái)硅工藝能夠提高功率效率和輸出功率能力，這將實(shí)現(xiàn)更小的外形尺寸和改進(jìn)的天線外形優(yōu)化。

隨著5G的到來(lái)越來(lái)越近，它將繼續(xù)給設(shè)計(jì)人員帶來(lái)挑戰(zhàn)。在確定毫米波無(wú)線電應(yīng)用的最佳技術(shù)解決方案時(shí)，考慮信號(hào)鏈的各個(gè)方面以及不同IC工藝的各種優(yōu)勢(shì)是有益的。隨著5G生態(tài)系統(tǒng)的發(fā)展，ADI公司專(zhuān)注于并致力于為客戶(hù)提供廣泛的技術(shù)產(chǎn)品組合，包括廣泛的電路設(shè)計(jì)流程和基于我們獨(dú)特的比特到毫米波能力的系統(tǒng)級(jí)方法。

審核編輯：郭婷