在設(shè)計FPGA、GPU或ASIC控制系統(tǒng)時，與數(shù)字設(shè)計相關(guān)的電源管理和模擬系統(tǒng)相關(guān)的設(shè)計挑戰(zhàn)數(shù)量相形見絀。然而，假設(shè)電源系統(tǒng)設(shè)計可以留給“以后”或與數(shù)字設(shè)計保持一致是有風(fēng)險的。即使是電源設(shè)計中看似無害的問題也會顯著延遲系統(tǒng)的發(fā)布，因為電源系統(tǒng)調(diào)試周期的任何增加時間都可能停止數(shù)字端的所有工作。

解決 DC/DC 監(jiān)管問題的一個好方法是使用 FPGA、GPU 或 ASIC 供應(yīng)商提供的經(jīng)過驗證的開發(fā)套件。通常，電源產(chǎn)品供應(yīng)商以及FPGA、GPU和ASIC制造商可以作為電路板/套件提供設(shè)計本身或類似設(shè)計。使用經(jīng)過測試和驗證的套件可以減輕系統(tǒng)設(shè)計人員大多數(shù)電源系統(tǒng)和模擬問題的負(fù)擔(dān)，使他們能夠?qū)⒕性谂渲脧?fù)雜的數(shù)字系統(tǒng)上。在進(jìn)行重大設(shè)計之前，先確定最佳的電源系統(tǒng)布局。

深思熟慮的電源管理在開始時具有挑戰(zhàn)性

每個設(shè)計任務(wù)最初都是艱巨的，電源管理設(shè)計也不例外。當(dāng)復(fù)雜系統(tǒng)中需要電源時，包括收發(fā)器、存儲器模塊、傳感器、線路連接器和PCB走線網(wǎng)格和PCB平面層。使用眾多 DC/DC 穩(wěn)壓器、電容器、電感器、散熱和散熱器以及組件布局隨意解決系統(tǒng)電源管理問題可能會導(dǎo)致下游設(shè)計問題。簡單地投入具有正確輸入/輸出要求的DC/DC穩(wěn)壓器在某些時候會抑制進(jìn)度，并導(dǎo)致耗時的調(diào)試過程。

從哪里開始電源管理

與數(shù)字設(shè)計和編碼一樣，電源管理設(shè)計也應(yīng)系統(tǒng)地進(jìn)行。在PCB組裝之前，應(yīng)仔細(xì)分析和準(zhǔn)確建模電源管理系統(tǒng)。電源管理指南已經(jīng)過測試和驗證，可滿足FPGA、ASIC、GPU和微處理器以及使用這些組件和其他數(shù)字組件的系統(tǒng)的要求。將電源系統(tǒng)與經(jīng)過驗證的電源管理解決方案進(jìn)行映射，可確保項目充滿信心地啟動。這是將設(shè)計從原型設(shè)計階段快速轉(zhuǎn)變?yōu)樯a(chǎn)階段的關(guān)鍵，可以減少在調(diào)試電源上花費(fèi)的時間。

案例研究：為 Arria 10 FPGA 和 Arria 10 SoC 供電

如上所述，F(xiàn)PGA 開發(fā)套件使系統(tǒng)開發(fā)人員能夠評估 FPGA，而無需從頭開始設(shè)計完整的系統(tǒng)。圖 1 和圖 2 顯示了 Altera 的新型 20 納米 Arria 10 FPGA 和 Arria 10SoC（片上系統(tǒng)）開發(fā)板。這些電路板經(jīng)過 Altera 的測試和驗證，體現(xiàn)了布局、信號完整性和電源管理方面的最佳設(shè)計實踐。

圖1.Arria 10 GX FPGA 開發(fā)套件板。用于電源傳輸和與LTpowerPlanner接口的所有功能（圖形軟件控制）都包含在電路板上，并經(jīng)過工廠測試和驗證。最大限度地減少了系統(tǒng)調(diào)試，并簡化了性能測試（包括裕量調(diào)節(jié)）。有關(guān)所包含電源管理組件的摘要，請參閱表 1。?

圖2.Arria 10 GX FPGA 板的電源診斷樹（圖 1）。LTpowerPlanner設(shè)計，LTpowerPlanner是一款用于映射功率需求的分析性且簡單的第一步設(shè)計工具。

內(nèi)核、系統(tǒng)和 I/O 的電源管理

應(yīng)仔細(xì)選擇高端 FPGA 的電源管理解決方案，包括 Arria 10。經(jīng)過深思熟慮的電源管理設(shè)計可以減小PCB尺寸、重量和復(fù)雜性，并最大限度地降低功耗和冷卻成本。這對于實現(xiàn)最佳系統(tǒng)性能至關(guān)重要。

例如，圖1中為Arria 10 GX FPGA內(nèi)核供電的12V DC/DC穩(wěn)壓器提供的0.95V/105A電壓具有幾個功能，補(bǔ)充了SoC的節(jié)能方案：

Arria 10 的 SmartVID 使用 DC/DC 穩(wěn)壓器的集成 6 位并行 VID 接口來控制 DC/DC 穩(wěn)壓器，并在靜態(tài)和動態(tài)狀態(tài)下降低 FPGA 功耗。

DC/DC 穩(wěn)壓器的極低值 DCR 電流檢測通過最大限度地減少電感中的功率損耗來提高效率。溫度補(bǔ)償可在較高的電感溫度下保持精度或DCR值。

表 1 總結(jié)了 Arria 10 開發(fā)套件的電源軌和功能，如圖 1 所示。下表列出了每個函數(shù)的部件和說明。訪問此鏈接并單擊 Arria，并訪問此處介紹的兩塊板的技術(shù)詳細(xì)信息。

使用 LTpowerPlanner 設(shè)計工具自定義電源樹

如果您的電源要求與開發(fā)套件中的示例設(shè)計不同，該怎么辦？在這些情況下，使用基于 LTpowerPlanner PC 的設(shè)計工具來個性化和優(yōu)化系統(tǒng)的電源樹。?

從開發(fā)工具包中給出的建議開始;然后重新組織電源模塊，更改額定功率，計算效率和功率損耗，模擬每個電源模塊，選擇 DC/DC 穩(wěn)壓器部件號并驗證自定義解決方案。

LTpowerPlanner用于為Arria 10開發(fā)套件的FPGA和系統(tǒng)要求生成電源樹（圖3），并在更全面的LTpowerCAD設(shè)計工具中提供，可在 www.analog.com/ltpowercad 免費(fèi)下載。?

圖3.Arria 10 SoC 開發(fā)套件板

圖4.Arria 10 SoC 開發(fā)套件板的電源診斷樹（圖 3）。

LTpowerCAD使用戶能夠：

選擇特定的凌力爾特 DC/DC 穩(wěn)壓器以匹配給定的電源規(guī)格

選擇合適的功率元件，如電感器、電阻器和電容器

優(yōu)化效率和功率損耗

優(yōu)化穩(wěn)壓器環(huán)路穩(wěn)定性、輸出阻抗和負(fù)載瞬態(tài)響應(yīng)

將設(shè)計導(dǎo)出到 LTspice?

結(jié)論

充滿信心地開始電源管理布局。LTpowerCAD和LTpowerPlanner等工具簡化了映射負(fù)載點穩(wěn)壓器和分析整體性能的任務(wù)。此處顯示的示例具體概述了使用 Altera Arria 10 FPGA 和 SoC 開發(fā)套件設(shè)計指南的優(yōu)勢。

審核編輯：郭婷