在惡劣環(huán)境中，外部接口需要電氣隔離，以確保安全性、功能性或提高抗噪性。這包括用于工業(yè)測(cè)量和控制的數(shù)據(jù)采集模塊中使用的模擬前端，以及處理節(jié)點(diǎn)之間的數(shù)字接口。

過(guò)去，高達(dá)幾Mbs的帶寬足以滿足轉(zhuǎn)換器接口或工業(yè)背板的需求，允許使用光耦合器隔離串行外設(shè)接口（SPI）或RS-485等協(xié)議。數(shù)字隔離器提高了此類隔離接口的安全性、性能和可靠性，并提供集成隔離和I/O。然而，工業(yè) 4.0 和物聯(lián)網(wǎng) （IoT） 等趨勢(shì)需要更普遍的測(cè)量和控制，速度和精度更高，導(dǎo)致對(duì)增加帶寬的更大需求。

對(duì)電流隔離的需求也在激增，因?yàn)檫@些與物理域的數(shù)字交互增加，需要保護(hù)電機(jī)和電力系統(tǒng)、人類操作員和靜電放電，以及雷擊引起的浪涌等外部因素。精密測(cè)量還需要與噪聲源隔離，例如更本地化和微型的電源電路以及高速數(shù)字處理。

低壓差分信號(hào) （LVDS） 是一種無(wú)處不在的高速接口，適用于更高性能轉(zhuǎn)換器和高帶寬 FPGA 或 ASIC I/O。由于反相和同相信號(hào)之間的相互耦合，差分信號(hào)對(duì)外部電磁干擾（EMI）具有很高的抗擾度，這也相應(yīng)地最大限度地減少了LVDS信號(hào)產(chǎn)生的任何EMI。為L(zhǎng)VDS接口添加隔離提供了一個(gè)透明的解決方案，可以插入到現(xiàn)有的信號(hào)鏈中，用于高速和精密測(cè)量以及控制應(yīng)用。

今天有哪些選擇？

與光耦合器相比，標(biāo)準(zhǔn)數(shù)字隔離器仍然是更快、更可靠、更可靠的解決方案，用于轉(zhuǎn)換器和處理器接口的電流隔離。然而，支持高速或精密轉(zhuǎn)換器的典型LVDS數(shù)據(jù)速率為數(shù)百M(fèi)bs，而最快的標(biāo)準(zhǔn)數(shù)字隔離器支持高達(dá)150 Mbps。

為了支持更高帶寬的隔離，系統(tǒng)設(shè)計(jì)人員（到目前為止）已轉(zhuǎn)向定制設(shè)計(jì)密集型解決方案，例如使用變壓器或電容器的解串或分立解決方案。這些增加了成本和設(shè)計(jì)時(shí)間，反序列化甚至可能需要一個(gè)額外的簡(jiǎn)單FPGA來(lái)執(zhí)行該功能。變壓器和電容器需要對(duì)LVDS信號(hào)進(jìn)行仔細(xì)的信號(hào)調(diào)理，因此應(yīng)用和數(shù)據(jù)速率特定的解決方案需要交流平衡編碼。另一種解決方案是使用光纖通信鏈路，但由于成本和復(fù)雜性的增加，這更適合多千兆位要求。高速隔離的一系列選項(xiàng)如圖1所示，價(jià)值主張（取決于設(shè)計(jì)的難易程度和成本）與實(shí)現(xiàn)的最大速度進(jìn)行了對(duì)比。

圖1.隔離器實(shí)現(xiàn)與隔離器速度的價(jià)值主張。

相比之下，如圖2所示，ADI公司推出了一系列嵌入式LVDS隔離器：ADN4650/ADN4651/ADN4652，采用i耦合器技術(shù)，工作速率高達(dá)600 Mbps。除了符合 TIA/EIA-644-A LVDS 標(biāo)準(zhǔn)的 I/O 外，完整的隔離器信號(hào)鏈采用全差分，實(shí)現(xiàn)了高抗擾度和低輻射解決方案。提供兩個(gè)隔離LVDS通道，一個(gè)發(fā)送和一個(gè)接收（ADN4651，反之亦然）或兩個(gè)發(fā)送或接收（ADN4650）。內(nèi)部高速電路工作電壓為2.5 V，在工業(yè)系統(tǒng)中可能不作為電源軌存在，因此提供內(nèi)部低壓差穩(wěn)壓器（LDO）（如圖3所示），即使在采用3.3 V電源供電時(shí)，也能使用單個(gè)寬體SOIC解決方案。?

圖2.ADN4651 600 Mbps LVDS隔離器框圖

圖3.ADN4651的眼圖和直方圖。

這些新型LVDS隔離器是否是一種即插即用型解決方案？

為了保證這些LVDS隔離器可以插入轉(zhuǎn)換器至處理器接口或工作速率高達(dá)600 Mbps的處理器內(nèi)鏈路，ADN465x系列具有超低抖動(dòng)的精密時(shí)序。這一點(diǎn)很重要，因?yàn)樵?00 Mbps時(shí)，單位間隔（UI，例如位時(shí)間）僅為1.6 ns，因此邊緣的任何抖動(dòng)仍必須留出足夠的時(shí)間讓接收組件對(duì)位進(jìn)行采樣。假設(shè)誤碼率為1×10，ADN465x的典型總抖動(dòng)為70 ps，或600 Mbps時(shí)UI的<5%-12.

如何量化抖動(dòng)

觀察抖動(dòng)的最基本方法是使用差分探頭測(cè)量LVDS信號(hào)對(duì)，并在上升沿和下降沿觸發(fā)，示波器設(shè)置為無(wú)限持久性。這意味著從高到低和從低到高的轉(zhuǎn)換是疊加的，允許測(cè)量交越點(diǎn)。交越器的寬度對(duì)應(yīng)于迄今為止測(cè)量的峰峰值抖動(dòng)或時(shí)間間隔誤差（TIE）（比較圖3所示的眼圖和直方圖）。一些抖動(dòng)是由隨機(jī)源（如熱噪聲）引起的，這種隨機(jī)抖動(dòng)（RJ）意味著示波器上的峰峰值抖動(dòng)受運(yùn)行時(shí)間的限制;直方圖上的尾部將隨著運(yùn)行時(shí)間的增加而增大。

相比之下，確定性抖動(dòng) （DJ） 的來(lái)源是有界的，例如脈沖偏斜引起的抖動(dòng)、數(shù)據(jù)速率相關(guān)抖動(dòng) （DDJ） 和碼間干擾 （ISI）。脈沖偏斜是由于高到低和從低到高的傳播延遲之間的差異引起的。這通過(guò)偏移交越來(lái)可視化，在0 V時(shí)，兩個(gè)邊沿被分開(kāi)（很容易從圖3直方圖中的分離中看出）。DDJ產(chǎn)生于工作頻率上傳播延遲的差異，而ISI產(chǎn)生于先前的轉(zhuǎn)換頻率對(duì)電流轉(zhuǎn)換的影響（邊沿時(shí)序通常在1秒或0秒后與1010模式不同）。

為了完全估計(jì)給定誤碼率（TJ@BER）的總抖動(dòng)，可以根據(jù)測(cè)量中對(duì)TIE分布的模型擬合來(lái)計(jì)算RJ和DJ。其中一個(gè)模型是雙狄拉克模型，它假設(shè)高斯隨機(jī)分布與對(duì)偶狄拉克增量函數(shù)（對(duì)應(yīng)于確定性抖動(dòng)的兩個(gè)狄拉克增量函數(shù)之間的分離）卷積。對(duì)于具有顯著確定性抖動(dòng)的 TIE 分布，分布將在視覺(jué)上近似于此模型。一個(gè)復(fù)雜的問(wèn)題是，一些確定性抖動(dòng)會(huì)導(dǎo)致高斯分量，這意味著雙狄拉克可以低估確定性抖動(dòng)并高估隨機(jī)抖動(dòng)。但是，兩者相結(jié)合仍可準(zhǔn)確估計(jì)給定誤碼率的總抖動(dòng)。

RJ 被指定為來(lái)自建模高斯分布的一西格瑪均方根值，這意味著要推斷更長(zhǎng)的運(yùn)行長(zhǎng)度（低 BER），只需選擇適當(dāng)?shù)亩辔鞲瘳斠匝刂植嫉奈膊恳苿?dòng)足夠遠(yuǎn)（14 西格瑪表示 1×10-12位錯(cuò)誤）。然后添加 DJ 以提供TJ@BER估計(jì)值。對(duì)于信號(hào)鏈中的多個(gè)元件，無(wú)需添加多個(gè)TJ值（這會(huì)高估抖動(dòng)），RJ值可以幾何相加，DJ值代數(shù)求和，從而對(duì)完整的信號(hào)鏈進(jìn)行更合理的完整TJ@BER估計(jì)。

ADN4651的RJ、DJ和TJ@BER均單獨(dú)指定，根據(jù)對(duì)多個(gè)單元的統(tǒng)計(jì)分析，為每個(gè)器件提供最大值，以保證這些抖動(dòng)值在整個(gè)電源、溫度和工藝范圍內(nèi)。

不同的LVDS接口如何依賴于精確的數(shù)據(jù)轉(zhuǎn)換？

典型的接收器可以承受10%或20%的抖動(dòng)，因此使用ADN465x隔離外部LVDS端口允許工業(yè)背板通過(guò)電纜安全地在PLC和I/O模塊之間擴(kuò)展。最大電纜距離將取決于允許的數(shù)據(jù)速率、電纜結(jié)構(gòu)和連接器類型，但在較低的數(shù)據(jù)速率（例如使用高速連接器和適當(dāng)?shù)钠帘坞p絞線電纜時(shí)為 200 Mbps）下，可能會(huì)有幾米的電纜。

模數(shù)轉(zhuǎn)換器（ADC）接口通常利用LVDS的源同步數(shù)據(jù)傳輸。這意味著LVDS時(shí)鐘與其他LVDS通道上的一個(gè)或多個(gè)數(shù)據(jù)位流并行傳輸。ADN4650的通道間和器件間偏斜較低，分別為≤300 ps和≤500 ps。這些偏斜值指定了多個(gè)通道上從高到低（或從低到高）傳播延遲之間的最大差值，這是所有ADN4650器件在電源、溫度和工藝方面的統(tǒng)計(jì)保證。≤100 ps 的低脈沖偏斜允許在上升和下降時(shí)鐘沿上計(jì)時(shí)數(shù)據(jù)時(shí)實(shí)現(xiàn)時(shí)鐘同步，以實(shí)現(xiàn)雙倍數(shù)據(jù)速率 （DDR），某些轉(zhuǎn)換器用于增加輸出帶寬。

為了成功完全隔離使用外部時(shí)鐘源的模擬前端，可能需要隔離ADC采樣時(shí)鐘，例如，一組多個(gè)數(shù)據(jù)采集通道，所有時(shí)鐘都在一起。這對(duì)任何隔離器都提出了挑戰(zhàn)，因?yàn)闀r(shí)鐘上的任何抖動(dòng)都會(huì)直接增加孔徑抖動(dòng)，從而降低測(cè)量質(zhì)量。與時(shí)鐘源一樣，用于時(shí)鐘分配的LVDS信號(hào)鏈組件（如扇出緩沖器）通常會(huì)將此抖動(dòng)指定為附加相位抖動(dòng)。這意味著將輸入時(shí)鐘的相位噪聲與輸出時(shí)鐘的相位噪聲進(jìn)行比較，其差值在相關(guān)頻率范圍內(nèi)進(jìn)行積分 - 12 kHz至20 MHz是常見(jiàn)的。ADN465x系列本質(zhì)上是具有集成隔離的LVDS緩沖器，因此在分析對(duì)ADC采樣的影響時(shí)也采用相同的視角。通過(guò)使用ADN465x時(shí)，通過(guò)確保僅376 fs的典型附加相位抖動(dòng)，即使添加電流隔離也可以保持原始測(cè)量質(zhì)量，特別是因?yàn)樵黾痈綦x可以消除處理器側(cè)數(shù)字電路的噪聲。

基準(zhǔn)電壓源電路CN-0388中的18位、5 MSPS、SAR ADC驗(yàn)證了600 Mbps的無(wú)差錯(cuò)傳輸、與300 MHz時(shí)鐘同步以及隔離采樣時(shí)鐘時(shí)的完整ADC性能和分辨率（如圖4所示）。現(xiàn)有的ADC評(píng)估平臺(tái)在ADC電路板和高速SDP-H1評(píng)估平臺(tái)之間隔離，使用透明隔離模擬前端的中介層。該軟件保持不變，使用精密模擬源根據(jù)數(shù)據(jù)手冊(cè)規(guī)格進(jìn)行評(píng)估時(shí)，確認(rèn)其性能與非隔離平臺(tái)相同。

圖4.用于AD7960和SDP-H1的ADN4651隔離電路。

還有哪些應(yīng)用可以使用LVDS隔離？

隔離式模擬前端或隔離式工業(yè)背板是說(shuō)明隔離LVDS提供的機(jī)會(huì)的兩個(gè)有用的應(yīng)用示例，但該技術(shù)還有許多其他應(yīng)用。平板顯示器的視頻信號(hào)通常使用LVDS信號(hào)，HDMI信號(hào)使用類似的差分信號(hào)，共模邏輯（CML）。這些通常不需要隔離，但對(duì)于某些應(yīng)用，例如醫(yī)學(xué)成像或工業(yè)PC中的外部顯示端口，電流隔離可以分別保護(hù)人員或設(shè)備。

審核編輯：郭婷