高精度應(yīng)用需要精心設(shè)計(jì)的低噪聲模擬前端才能獲得最佳SNR，這需要采用明智的方法來(lái)選擇ADC，以全面準(zhǔn)確地捕獲傳感器信號(hào)。選擇驅(qū)動(dòng)器運(yùn)算放大器和基準(zhǔn)電壓源等支持元件以優(yōu)化整體電路性能。

真實(shí)世界的信號(hào)，如振動(dòng)、溫度、壓力和光，在數(shù)字域中進(jìn)一步處理數(shù)據(jù)之前，需要精確的信號(hào)調(diào)理和信號(hào)轉(zhuǎn)換。為了克服當(dāng)今高精度應(yīng)用中的許多挑戰(zhàn)，需要一個(gè)設(shè)計(jì)良好的低噪聲模擬前端來(lái)獲得最佳SNR。許多系統(tǒng)負(fù)擔(dān)不起最昂貴的部件，也負(fù)擔(dān)不起低噪聲部件的更高功耗。本文解決了有關(guān)使用噪聲優(yōu)化方法設(shè)計(jì)整體解決方案的問(wèn)題。本文介紹了一種有條不紊的增益模塊和ADC組合設(shè)計(jì)方法，包括支持這種方法的示例。在調(diào)理低頻（近直流）信號(hào)時(shí)，對(duì)該電路進(jìn)行噪聲計(jì)算和分析。

設(shè)計(jì)模擬前端時(shí)，請(qǐng)遵循以下七個(gè)步驟：

描述傳感器的電輸出或增益模塊前面的部分。

計(jì)算ADC的要求。

找到用于信號(hào)轉(zhuǎn)換的最佳ADC +基準(zhǔn)電壓源。

找到最大增益并定義運(yùn)算放大器的搜索條件。

找到最佳放大器并設(shè)計(jì)增益模塊。

根據(jù)設(shè)計(jì)目標(biāo)檢查總解決方案噪聲。

運(yùn)行模擬并驗(yàn)證。

第 1 步：描述傳感器的電輸出或增益模塊前面的部分

信號(hào)可以直接來(lái)自傳感器，也可能在增益模塊之前通過(guò)EMI和RFI濾波器。為了設(shè)計(jì)增益模塊，需要知道信號(hào)的交流和直流特性以及可用的電源。了解信號(hào)的特性和噪聲電平可以為我們?cè)谶x擇ADC時(shí)可能需要的輸入電壓范圍和噪聲電平提供線索。假設(shè)我們有一個(gè)傳感器，它輸出10 kHz信號(hào)，滿量程幅度為250 mV p-p（88.2 mV rms）和25 μV p-p噪聲。另外，假設(shè)我們的系統(tǒng)中有一個(gè)5 V電源。有了這些信息，我們應(yīng)該能夠在步驟2中計(jì)算ADC輸入端的信噪比。為了簡(jiǎn)化數(shù)據(jù)處理和混淆，假設(shè)我們?yōu)槭覝夭僮髟O(shè)計(jì)此解決方案。

第 2 步：計(jì)算 ADC 的要求

我們需要什么類型的ADC、什么采樣速率、多少位和什么噪聲規(guī)格？通過(guò)了解步驟1中的輸入信號(hào)幅度和噪聲信息，我們可以計(jì)算增益模塊輸入端的信噪比（SNR）。我們需要選擇具有更好信噪比的ADC。了解SNR將有助于我們?cè)谶x擇ADC時(shí)計(jì)算有效位數(shù)（ENOB）。這種關(guān)系在以下等式中顯示。SNR和ENOB始終在任何良好的ADC數(shù)據(jù)手冊(cè)中指定。在本例中，所需的86.8 dB SNR和14.2位ENOB迫使我們選擇16位模數(shù)轉(zhuǎn)換器。此外，奈奎斯特準(zhǔn)則指出，采樣速率fs應(yīng)至少是最大輸入頻率fs的兩倍，因此20 kSPS ADC就足夠了。

接下來(lái)，我們需要設(shè)計(jì)一個(gè)噪聲密度不超過(guò)416 nV/√Hz的整體解決方案。這使得信號(hào)調(diào)理電路的噪聲處于輸入噪聲的1/10。

圖1.典型的信號(hào)調(diào)理鏈。

第 3 步：找到最佳 ADC + 基準(zhǔn)電壓源進(jìn)行信號(hào)轉(zhuǎn)換

有了一組搜索條件，有很多方法可以找到符合要求的ADC。查找 16 位 ADC 的最簡(jiǎn)單方法之一是使用制造商網(wǎng)站上的搜索工具。通過(guò)輸入分辨率和采樣率，建議多種選擇。

許多 16 位 ADC 指定 14.5 位 ENOB。如果您希望獲得更好的噪聲性能，請(qǐng)使用過(guò)采樣將 ENOB 推高到 16 位（n 位改進(jìn)從 4n過(guò)采樣）。對(duì)于過(guò)采樣，可以使用較低分辨率的ADC：過(guò)采樣256（44過(guò)采樣）將產(chǎn)生 16 位噪聲性能。在我們的示例中，這意味著采樣率為5.126 MHz（20 kSPS×256）的12位ADC?；蛘?，過(guò)采樣 4 的 14 位 ADC2;或 1.28 MSPS 可能會(huì)更好。然而，這些產(chǎn)品的成本與AD7685 16位、250 kSPS ADC一樣高。

AD7685 16位PulSAR ADC從列表中選擇。該轉(zhuǎn)換器具有 90 dB SNR 和 250 kSPS 采樣率，可滿足我們的要求。建議將精密XFET基準(zhǔn)電壓源ADR421/ADR431與該ADC配合使用。2.5 V 輸入范圍超過(guò)了我們的 250mV p-p 輸入規(guī)格。??

圖2.典型ADC選型表

AD7685的基準(zhǔn)輸入具有動(dòng)態(tài)輸入阻抗，因此應(yīng)通過(guò)靠近引腳放置一個(gè)陶瓷去耦電容，并使用寬、低阻抗走線連接，以最小的寄生電感去耦。22 μF陶瓷片式電容可提供最佳性能。

第4步：找到最大增益并定義運(yùn)算放大器的搜索條件

了解ADC的輸入電壓范圍將有助于我們?cè)O(shè)計(jì)增益模塊。為了最大化我們的動(dòng)態(tài)范圍，我們需要在給定的輸入信號(hào)和ADC的輸入范圍內(nèi)獲得盡可能高的增益。這意味著我們可以將增益模塊設(shè)計(jì)為手頭示例的增益為 10。

雖然AD7685易于驅(qū)動(dòng)，但驅(qū)動(dòng)放大器需要滿足某些要求。例如，驅(qū)動(dòng)器放大器產(chǎn)生的噪聲需要保持在盡可能低的水平，以保持AD7685的SNR和轉(zhuǎn)換噪聲性能，但請(qǐng)記住，增益模塊會(huì)同時(shí)放大信號(hào)和噪聲。為了將增益模塊前后的噪聲保持在相同的水平，我們需要選擇噪聲低得多的放大器和元件。驅(qū)動(dòng)器還應(yīng)具有與AD7685相稱的THD性能，并且必須在16位電平（0.0015%）下建立ADC電容陣列的滿量程階躍。來(lái)自放大器的噪聲可以通過(guò)外部濾波器進(jìn)一步濾除。

運(yùn)算放大器輸入端允許多大的噪聲？請(qǐng)記住，我們需要設(shè)計(jì)一個(gè)噪聲密度不超過(guò)416 nV/rt-Hz的整體解決方案。我們應(yīng)該設(shè)計(jì)一個(gè)本底噪聲要低得多的增益模塊，比如說(shuō)10倍，因?yàn)槲覀兊脑鲆嬖黾恿?0倍。這將確保放大器的噪聲遠(yuǎn)小于傳感器的本底噪聲。為了計(jì)算噪聲容限，我們可以粗略地假設(shè)運(yùn)算放大器輸入端的噪聲是運(yùn)算放大器的總噪聲加上ADC的噪聲。

第 5 步：找到最佳放大器并設(shè)計(jì)增益模塊

在知道輸入信號(hào)帶寬后，選擇運(yùn)算放大器的首要任務(wù)是選擇具有可接受的增益帶寬積（GBWP）的運(yùn)算放大器，并且能夠以最小的直流和交流誤差處理該信號(hào)。為了獲得最佳增益帶寬積，需要信號(hào)帶寬、噪聲增益和增益誤差。這些術(shù)語(yǔ)的定義如下。作為指導(dǎo)，如果要將增益誤差保持在0.1%以下，請(qǐng)選擇增益帶寬大于輸入信號(hào)帶寬100倍的放大器。此外，我們需要一個(gè)快速穩(wěn)定并具有良好的驅(qū)動(dòng)能力的放大器。請(qǐng)記住，我們的噪聲預(yù)算要求運(yùn)算放大器輸入端的總噪聲小于40.8 nV/√Hz，而ADC規(guī)定為7.9 nV/√Hz?？偨Y(jié)運(yùn)算放大器的搜索條件：UGBW>1 MHz，5 V單電源，良好的電壓噪聲、電流噪聲和THD規(guī)格，低直流誤差不會(huì)降低ADC的規(guī)格。

使用與ADC搜索類似的方法，選擇AD8641作為本例。AD8641是一款低功耗、精密JFET輸入放大器，具有極低的輸入偏置電流和軌到軌輸出，可采用5 V至26 V電源供電。其相關(guān)規(guī)格如下表所示。我們可以在同相配置中使用表中所示的元件值配置運(yùn)算放大器。

圖3.完整的解決方案。

所有有源和無(wú)源元件都會(huì)產(chǎn)生噪聲，因此選擇不會(huì)降低性能的元件非常重要。例如，購(gòu)買低噪聲運(yùn)算放大器并用大電阻包圍它是浪費(fèi)的。請(qǐng)記住，1 kΩ電阻具有4 nV噪聲。

如前所述，可以在ADC和該增益模塊之間使用可選的RC濾波器，這有助于縮小帶寬并改善SNR。

第 6 步：根據(jù)設(shè)計(jì)目標(biāo)檢查整體解決方案噪聲

充分了解設(shè)計(jì)電路中的所有誤差源非常重要。為了達(dá)到最佳信噪比，我們需要寫(xiě)出上述解決方案的整體噪聲方程。這在下面的等式中顯示。

我們可以計(jì)算運(yùn)算放大器輸入端的總噪聲，并確保其小于我們計(jì)劃的41.6 nV/√Hz。

為了對(duì)整個(gè)帶寬上的總噪聲進(jìn)行積分，我們可以看到ADC輸入端的總噪聲在濾波器帶寬上的總噪聲為3.05 μV，低于我們?cè)O(shè)計(jì)的4.16 μV要求。在這種情況下，低頻噪聲（1/f）被忽略，因?yàn)锳D8641的轉(zhuǎn)折頻率低于100 Hz。

保持良好的信噪比需要注意信號(hào)路徑中每個(gè)元件的噪聲和良好的PCB布局。避免在任何ADC下運(yùn)行數(shù)字線路，因?yàn)檫@些噪聲會(huì)耦合到芯片上，除非ADC下方的接地層用作屏蔽。快速開(kāi)關(guān)信號(hào)（如 CNV 或時(shí)鐘）不應(yīng)在模擬信號(hào)路徑附近運(yùn)行。應(yīng)避免數(shù)字和模擬信號(hào)的交叉。

步驟 7：運(yùn)行仿真并驗(yàn)證

使用可從ADI網(wǎng)站下載的PSpice宏模型可以成為驗(yàn)證任何電路設(shè)計(jì)的良好起點(diǎn)?？焖俜抡骘@示了我們?cè)O(shè)計(jì)解決方案所針對(duì)的信號(hào)帶寬。圖4顯示了AD7685輸入端可選RC濾波器前后的響應(yīng)。

圖4.圖3所示電路帶寬仿真。

如圖5所示，10 kHz帶寬范圍內(nèi)的總輸出噪聲接近31 μV rms。這小于41 μV rms的設(shè)計(jì)目標(biāo)。需要構(gòu)建工作臺(tái)原型，并且整個(gè)解決方案必須在全面生產(chǎn)之前進(jìn)行驗(yàn)證。

圖5.圖3中電路噪聲響應(yīng)仿真。

總結(jié)

在當(dāng)今低功耗、注重成本的設(shè)計(jì)中，許多系統(tǒng)負(fù)擔(dān)不起最昂貴的部件，也無(wú)法承受低噪聲部件的更高功耗。為了從信號(hào)調(diào)理電路中獲得最低的本底噪聲和最佳性能，設(shè)計(jì)人員必須了解組件級(jí)噪聲源。保持良好的信噪比需要注意信號(hào)路徑中每個(gè)元件的噪聲。通過(guò)執(zhí)行上述步驟，可以成功調(diào)理小模擬信號(hào)，并使用非常高分辨率的ADC對(duì)其進(jìn)行轉(zhuǎn)換。

審核編輯：郭婷