直接數(shù)字合成 （DDS） 技術用于生成和修改高質量波形，廣泛應用于醫(yī)學、工業(yè)、儀器儀表、通信和國防等廣泛領域。本文概述了該技術，介紹了其優(yōu)點和局限性，并介紹了一些應用示例以及使該技術更容易獲得的新產(chǎn)品。

介紹

眾多行業(yè)的一個關鍵要求是準確生成、輕松操作和快速更改各種頻率和類型的波形。無論寬帶收發(fā)器需要具有出色無雜散動態(tài)性能的敏捷低相位噪聲頻率源，還是工業(yè)測量和控制系統(tǒng)需要穩(wěn)定的頻率激勵，在保持相位連續(xù)性的同時快速、輕松且經(jīng)濟高效地生成可調波形的能力都是直接數(shù)字頻率合成可以滿足的關鍵設計標準。

頻率合成的任務

日益嚴重的頻譜擁塞，加上對更低功率、更高質量測量設備的永不滿足的需求，要求使用新的頻率范圍并更好地利用現(xiàn)有頻率范圍。因此，人們正在尋求更好地控制頻率生成——在大多數(shù)情況下，在頻率合成器的協(xié)助下。這些設備使用給定的頻率fC，以生成相關所需頻率（和相位）的波形，f外.一般關系可以簡單地寫成

f外= εx× fC

其中比例因子εx，有時稱為歸一化頻率。

該方程始終使用實數(shù)的逐步近似算法來實現(xiàn)。當比例因子是有理數(shù)，兩個相對素數(shù)的比值時，輸出頻率和參考頻率將諧波相關。然而，在大多數(shù)情況下，εx 可以屬于更廣泛的實數(shù)集，并且近似過程一旦落在可接受的范圍內就會被截斷。

直接數(shù)字頻率合成

頻率合成器的一個實際實現(xiàn)是直接數(shù)字頻率合成（DDFS），通常簡稱為直接數(shù)字頻率合成（DDS）。該技術使用數(shù)字數(shù)據(jù)處理來生成與固定頻率參考或時鐘源f相關的頻率和相位可調輸出。 C.在DDS架構中，基準或系統(tǒng)時鐘頻率由比例因子除以，比例因子由可編程二進制調諧字設置。

簡單地說，直接數(shù)字頻率合成器將一系列時鐘脈沖轉換為模擬波形，通常是正弦波、三角波或方波。如圖1所示，其基本部件包括：相位累加器，產(chǎn)生對應于輸出波形相位角的數(shù)字，相數(shù)字轉換器，產(chǎn)生在特定相位角下輸出幅度的瞬時數(shù)字部分，以及數(shù)模轉換器（DAC），將該數(shù)字值轉換為采樣模擬數(shù)據(jù)點。

圖1.DDS系統(tǒng)的功能框圖。

對于正弦波輸出，相位數(shù)字轉換器通常是一個正弦查找表（圖 2）。相位累加器計數(shù)N，以產(chǎn)生與fC根據(jù)等式，

其中：
M 是調諧字的分辨率（24 位到 48 位）。
N 是fC對應于相位累加器輸出字的最小增量相位變化。

圖2.帶DAC的典型DDS架構和信號路徑。

由于對N的變化會導致輸出相位和頻率的立即變化，因此系統(tǒng)本質上是相位連續(xù)的，這是許多應用中的關鍵屬性。與鎖相環(huán)（PLL）等模擬型系統(tǒng)相比，不需要環(huán)路建立時間。

DAC通常是專門設計用于DDS內核（相位累加器和相位幅度轉換器）的高性能電路。在大多數(shù)情況下，生成的器件（通常是單個芯片）通常稱為完整的DDS或C-DDS。

實用的DDS器件通常集成多個寄存器，以實現(xiàn)各種頻率和相位調制方案。當包括在內時，相位寄存器的內容被添加到相位累加器之后。這使得輸出正弦波能夠與相位調諧字相對應。這對于通信系統(tǒng)中的相位調制應用非常有用。加法器電路的分辨率決定了相位調諧字中的位數(shù)，因此也決定了延遲的分辨率。

在單個器件中集成DDS引擎和DAC各有利弊，但無論是否集成，都需要DAC來創(chuàng)建具有卓越純度的高質量模擬信號。DAC將數(shù)字正弦輸出轉換為模擬正弦波，可以是單端或差分。一些關鍵要求是低相位噪聲、出色的寬帶 （WB-） 和窄帶 （NB-） 無雜散動態(tài)范圍 （SFDR） 以及低功耗。如果是外部元件，DAC需要足夠快才能處理信號，因此具有并行端口的器件很常見。

DDS 與其他解決方案

頻率生成的其他可能性包括模擬鎖相環(huán) （PLL）、時鐘發(fā)生器以及使用 FPGA 對 DAC 的輸出進行動態(tài)編程。通過檢查頻譜性能和功耗，可以對技術進行簡單的比較，如表1所示。

表 1.DDS 與競爭技術 — 高級比較

鎖相環(huán)是一種反饋環(huán)路，包括：相位比較器、分壓器和壓控振蕩器 （VCO）。相位比較器將參考頻率與輸出頻率（通常除以系數(shù)N）進行比較，相位比較器產(chǎn)生的誤差電壓施加到VCO上，VCO產(chǎn)生輸出頻率。當環(huán)路建立時，輸出將在頻率和/或相位上與基準電壓源保持精確的關系。長期以來，PLL一直被認為是低相位噪聲和高無雜散動態(tài)范圍（SFDR）應用的卓越器件，這些應用需要在特定目標頻段內提供高保真度和穩(wěn)定的信號。

它們無法準確快速地調諧頻率輸出和波形，響應速度慢，限制了它們對捷變跳頻和某些頻移和相移鍵控應用等應用的適用性。

其他方法，包括帶有嵌入式DDS引擎的現(xiàn)場可編程門陣列（FPGA），與現(xiàn)成的DAC相結合以合成輸出正弦波，解決了PLL的跳頻困難，但也有其自身的弱點。系統(tǒng)的主要缺點包括更高的操作和接口電源要求、更高的成本、大尺寸以及系統(tǒng)開發(fā)人員的額外軟件、硬件和內存開銷。例如，使用現(xiàn)代 FPGA 上的 DDS 引擎選件生成動態(tài)范圍為 60 dB 的 10 MHz 輸出信號需要高達 72 kB 的內存。此外，設計人員需要熟悉微妙的權衡和DDS內核的架構。

實際上（見表2），CMOS處理的快速發(fā)展，加上現(xiàn)代數(shù)字設計技術和改進的DAC拓撲結構，使DDS技術實現(xiàn)了以前在各種應用中無法達到的功耗、頻譜性能和成本水平。雖然完整的DDS產(chǎn)品永遠無法與高端DAC技術和FPGA的定制組合所能實現(xiàn)的最高性能和設計靈活性相媲美，但尺寸、功耗和成本優(yōu)勢，加上DDS器件的簡單性，可能使它們很容易成為許多應用的首選。

表 2.基準分析摘要—頻率生成技術 （<50 MHz）

另請注意，由于DDS器件從根本上體現(xiàn)了生成輸出波形的數(shù)字方法，因此它可以簡化某些解決方案的架構，或者可以對波形進行數(shù)字編程。雖然正弦波通常用于解釋DDS的功能和操作，但從現(xiàn)代DDS IC很容易產(chǎn)生三角波或方波（時鐘）輸出，避免了前一種情況下的查找表和后一種情況下的DAC，其中集成一個簡單而精確的比較器就足夠了。

DDS 性能和限制

圖像和信封：正弦（x）/x 滾降

DAC的實際輸出不是連續(xù)的正弦波，而是具有正弦時間包絡的一系列脈沖。相應的頻譜是一組圖像和別名。圖像沿著sin（x）/x包絡分布（參見圖3中的|幅度|圖）。濾波對于抑制目標頻帶外的頻率是必要的，但它不能抑制通帶內出現(xiàn)的高階混疊（例如，由于DAC非線性）。

奈奎斯特準則規(guī)定，每個周期至少需要兩個樣本來重建所需的輸出波形。圖像響應在采樣輸出頻譜中創(chuàng)建L A時鐘 ×f外.在此示例中，其中f時鐘= 25 MHz 和f外= 5 MHz，第一個和第二個圖像出現(xiàn)在（見圖3）在f時鐘 ×f外，或 20 MHz 和 30 MHz。第三和第四個圖像出現(xiàn)在 45 MHz 和 55 MHz 處。請注意，sin（x）/x 零點出現(xiàn)在采樣頻率的倍數(shù)處。在以下情況下f外大于奈奎斯特帶寬（1/2f時鐘），第一個圖像響應將在奈奎斯特帶寬內顯示為混疊圖像（例如，15 MHz信號將混疊低至10 MHz）。鋸齒圖像不能使用傳統(tǒng)的奈奎斯特抗鋸齒濾波器從輸出中濾除。

圖3.在 DDS 中的 Sin（x）/x 滾降。

在典型的DDS應用中，使用低通濾波器來抑制輸出頻譜中鏡像響應的影響。為了保持低通濾波器的截止要求合理且濾波器設計簡單，公認的準則是限制f外帶寬約為 40%f時鐘頻率使用經(jīng)濟型低通輸出濾波器。

任何給定圖像響應基波的振幅都可以使用 sin（x）/x 公式計算。由于該功能隨頻率滾降，基波輸出的幅度將與其調諧頻率成反比;在DDS系統(tǒng)中，直流至奈奎斯特帶寬的降幅為–3.92 dB。

第一個圖像的幅度很大，在基波的3 dB以內。為了簡化DDS應用的濾波要求，重要的是生成頻率規(guī)劃并分析圖像的頻譜考慮因素以及所需時的sin（x）/x幅度響應f外和f時鐘頻率。支持ADI公司DDS產(chǎn)品系列的在線交互式設計工具可以快速輕松地仿真圖像的位置，并允許用戶選擇圖像超出目標頻帶的頻率。有關其他有用信息，請參閱更多信息和有用鏈接部分。

輸出頻譜中的其他異常，例如DAC的積分和差分線性誤差、與DAC相關的毛刺能量以及時鐘饋通噪聲，將不會遵循sin（x）/x滾降響應。這些異常在輸出頻譜中的許多地方表現(xiàn)為諧波和雜散能量，但幅度通常遠低于鏡像響應。DDS器件的一般本底噪聲由基板噪聲、熱噪聲效應、接地耦合和其他信號耦合源的累積組合決定。DDS器件的本底噪聲、性能雜散和抖動受電路板布局、電源質量以及最重要的輸入?yún)⒖紩r鐘質量的影響很大。

抖動

一個完美的時鐘源應該有精確的時間間隔出現(xiàn)的邊沿，永遠不會改變。當然，這是不可能的;即使是最好的振蕩器也是由非理想元件構成的，并且存在噪聲和其他缺陷。高質量、低相位噪聲晶體振蕩器將具有皮秒量級的抖動，這些抖動累積在數(shù)百萬個時鐘邊沿上。抖動是由熱噪聲、振蕩器電子電路的不穩(wěn)定性以及通過電源、接地和輸出連接的外部干擾引起的，所有這些都會導致振蕩器時序的干擾。此外，振蕩器還受到外部磁場或電場以及附近發(fā)射器的RF干擾的影響。振蕩器電路中的簡單放大器、逆變器或緩沖器也會增加信號抖動。

因此，選擇具有低抖動和銳邊的穩(wěn)定參考時鐘振蕩器至關重要。較高頻率的參考時鐘允許更大的過采樣，并且通過分頻可以在一定程度上改善抖動，因為對信號頻率進行除法會在較長時間內產(chǎn)生相同數(shù)量的抖動，從而降低信號抖動的百分比。

噪聲—包括相位噪聲

采樣系統(tǒng)中的噪聲取決于許多因素，首先是參考時鐘抖動，它表現(xiàn)為基波信號上的相位噪聲。在DDS系統(tǒng)中，截斷相位寄存器輸出可能會引入與代碼相關的系統(tǒng)錯誤。二進制編碼字不會導致截斷錯誤。然而，對于非二進制編碼字，相位噪聲截斷誤差會在頻譜中產(chǎn)生雜散。雜散的頻率/幅度由碼字決定。DAC的量化和線性誤差也會增加系統(tǒng)中的諧波噪聲。時域誤差，如下沖/過沖和代碼毛刺，都會對輸出信號造成失真。

應用

DDS 應用程序可以分為兩個主要類別：

需要敏捷頻率源進行數(shù)據(jù)編碼和調制應用的通信和雷達系統(tǒng)

測量、工業(yè)和光學應用，需要具有可編程調諧、掃描和激勵功能的通用頻率合成功能

在這兩種情況下，更高的頻譜純度（更低的相位噪聲和更高的無雜散動態(tài)范圍）的趨勢越來越高，同時對遠程或電池供電設備的低功耗和尺寸要求也越來越高。

調制/數(shù)據(jù)編碼和同步中的DDS

DDS技術起源于雷達和軍事應用，其產(chǎn)品特性（性能改進、成本和尺寸）的一些進步相結合，使DDS技術在調制和數(shù)據(jù)編碼應用中非常受歡迎。本節(jié)將討論兩種數(shù)據(jù)編碼方案及其與DDS系統(tǒng)的建議實現(xiàn)。

二進制頻移鍵控（BFSK，或簡稱FSK）是最簡單的數(shù)據(jù)編碼形式之一。數(shù)據(jù)通過在兩個離散頻率的一個（二進制 1 或標記）和另一個（二進制 0 或空格）之間移動連續(xù)載波的頻率來傳輸。圖4顯示了數(shù)據(jù)和傳輸信號之間的關系。

圖4.二進制 FSK 調制。

二進制 1 和 0 分別表示為兩個不同的頻率，f0 和 f1。這種編碼方案很容易通過DDS設備實現(xiàn)。改變代表輸出頻率的DDS頻率調諧字，以便從要傳輸?shù)?s和0s生成f0和f1。在ADI公司完整的DDS產(chǎn)品系列（AD9834和AD9838—另見附錄）中，用戶只需將兩個FSK電流頻率調諧字編程到IC的嵌入式頻率寄存器中即可。為了改變輸出頻率，專用引腳FSELECT選擇包含相應調諧字的寄存器（見圖5）。

圖5.使用AD9834或AD9838 DDS的調諧字選擇器進行FSK編碼。

相移鍵控（PSK）是另一種簡單的數(shù)據(jù)編碼形式。在PSK中，載波的頻率保持恒定，并且傳輸信號的相位變化以傳達信息?？梢允褂枚喾N方案來完成 PSK。最簡單的方法，通常稱為二進制PSK（或BPSK），僅使用兩個信號相位：0°（邏輯1）和180°（邏輯0）。每個位的狀態(tài)根據(jù)前一個位的狀態(tài)確定。如果波的相位沒有改變，則信號狀態(tài)保持不變（低或高）。如果波的相位變化 180°，即相位反轉，則信號狀態(tài)發(fā)生變化（從低到高，或從高到低）。PSK編碼可通過DDS產(chǎn)品輕松實現(xiàn)，因為大多數(shù)器件都有一個單獨的輸入寄存器（相位寄存器），可以加載相位值。該值直接添加到載波的相位中，而不改變其頻率。更改此寄存器的內容會調制載波的相位，從而產(chǎn)生PSK輸出。對于需要高速調制的應用，AD9834和AD9838具有成對相位寄存器，允許PSELECT引腳上的信號在預加載相位寄存器之間交替，以根據(jù)需要調制載波。

更復雜的PSK形式采用四個或八個波相。這允許二進制數(shù)據(jù)以比BPSK調制更快的每次相變速率傳輸。在四相調制（正交PSK）中，可能的相位角為0°、+90°、?90°和+180°;每個相移可以代表兩個信號元素。AD9830、AD9831、AD9832和AD9835提供四相寄存器，可通過不斷更新寄存器的不同相位偏移來實現(xiàn)復雜的相位調制方案。

在同步模式下使用多個 DDS 組件的 I/Q 功能

許多應用需要生成兩個或多個具有已知相位關系的正弦波或方波信號。一個流行的例子是同相和正交調制（I/Q），這是一種技術，其中信號信息來自0°和90°相位角的載波頻率。兩個單獨的DDS組件可以從相同的源時鐘運行到輸出信號，其相位關系可以直接控制和操縱。在圖6中，AD9838器件使用一個參考時鐘進行編程;相同的RESET引腳用于更新兩個器件。通過這種方式，可以實現(xiàn)簡單的I/Q調制。

必須在上電后和將任何數(shù)據(jù)傳輸?shù)?DDS 之前啟動復位。這將在已知相位中建立DDS輸出，該相位成為允許同步多個DDS設備的通用參考角度。當新數(shù)據(jù)同時發(fā)送到多個DDS器件時，可以保持相干的相位關系，或者可以通過相位偏移寄存器預測多個DDS器件之間的相對相位偏移。AD983x系列DDS產(chǎn)品具有12位相位分辨率，有效分辨率為0.1°。

圖6.同步兩個 DDS 組件。

有關同步多個DDS器件的更多信息，請參見AN-605應用筆記：同步多個基于DDS的AD9852頻率合成器。

網(wǎng)絡分析

電子世界中的許多應用都涉及從模擬測量和光通信系統(tǒng)等網(wǎng)絡收集和解碼數(shù)據(jù)。通常，系統(tǒng)分析要求是激勵具有已知幅度和相位頻率的電路或系統(tǒng)，并通過系統(tǒng)分析響應信號的信號特性。

在響應信號上收集的信息用于確定關鍵系統(tǒng)信息。被測網(wǎng)絡的范圍（見圖7）可能相當廣泛，包括電纜完整性測試、生物醫(yī)學傳感和流量測量系統(tǒng)。無論基本要求是生成基于頻率的信號并將響應信號的相位和幅度與原始信號進行比較，或者需要通過系統(tǒng)激勵一系列頻率，或者如果需要具有不同相位關系的測試信號（如在具有I/Q功能的系統(tǒng)中），直接數(shù)字頻率合成IC對于通過簡單而優(yōu)雅的軟件對激勵頻率和相位進行數(shù)字控制非常有用。

圖7.使用頻率激勵的典型網(wǎng)絡分析架構。

電纜完整性/損耗測量

電纜完整性測量是一種非侵入性方法，用于分析飛機布線、局域網(wǎng) （LAN） 和電話線等應用中的電纜。確定性能的一種方法是查看通過電纜損失了多少信號。通過注入已知頻率和幅度的信號，用戶可以通過測量電纜遠程部分的幅度和相位來計算電纜衰減。直流電阻和特性阻抗等參數(shù)將影響特定電纜的衰減。結果通常以低于測試頻率范圍內信號源 （0 dB） 的分貝表示。感興趣的頻率取決于電纜類型。DDS設備具有產(chǎn)生寬頻率范圍的能力，可以用作具有必要頻率分辨率的激勵。

流量計

一個相關的應用領域是管道中的水、其他液體和氣體流量分析。一個例子是超聲波流量測量，它基于相移原理工作，如圖8所示?；旧?，信號從液體流動的通道的一側傳輸，傳感器傳感器位于另一側以測量相位響應 - 這取決于流速。這種技術有很多變化。測試頻率取決于被測物質;通常，輸出信號通常在一定頻率范圍內傳輸。DDS 提供了無縫設置和更改頻率的靈活性。

圖8.超聲波流量計。

更多信息和有用的鏈接

交互式設計工具

這是什么？DDS的在線交互式設計工具是用于選擇調諧字的助手，給定參考時鐘和所需的輸出頻率和/或相位。該工具顯示調諧字和其他配置為一系列代碼的配置位，用于通過其串行接口對器件進行編程。應用外部重建濾波器后，可以顯示所選參考時鐘和輸出頻率的理想輸出諧波。ADI設計工具的鏈接可在交互式設計工具主頁上找到。AD9834設計工具就是一個例子。

評估套件

AD983x系列產(chǎn)品隨附功能齊全的評估套件，提供原理圖和布局。評估套件中提供的軟件允許用戶輕松編程、配置和測試器件。

審核編輯：郭婷