盡管印刷電路板（PCB）布局在高速電路中至關(guān)重要，但它通常是設(shè)計(jì)過程中的最后步驟之一。高速PCB布局有很多方面;關(guān)于這個(gè)主題已經(jīng)寫了幾卷。本文從實(shí)際角度討論高速布局。一個(gè)主要目的是幫助新手了解他們?cè)谠O(shè)計(jì)高速電路電路板布局時(shí)需要解決的許多各種考慮因素。但它也旨在使那些已經(jīng)離開董事會(huì)布局一段時(shí)間的人受益。并非每個(gè)主題都可以在這里提供的空間中詳細(xì)介紹，但我們討論了在提高電路性能、縮短設(shè)計(jì)時(shí)間和最大限度地減少耗時(shí)的修訂方面可以帶來最大回報(bào)的關(guān)鍵領(lǐng)域。

雖然重點(diǎn)是涉及高速運(yùn)算放大器的電路，但此處討論的主題和技術(shù)通常適用于大多數(shù)其他高速模擬電路的布局。當(dāng)運(yùn)算放大器工作在高RF頻率時(shí)，電路性能在很大程度上取決于電路板布局。“紙面上”看起來不錯(cuò)的高性能電路設(shè)計(jì)在受到粗心或草率布局的阻礙時(shí)可能會(huì)呈現(xiàn)平庸的性能。在整個(gè)布局過程中提前思考并注意突出的細(xì)節(jié)將有助于確保電路按預(yù)期運(yùn)行。

原理圖

雖然不能保證，但良好的布局始于良好的原理圖。繪制原理圖時(shí)要深思熟慮和慷慨，并考慮通過電路的信號(hào)流。從左到右具有自然而穩(wěn)定的流動(dòng)的原理圖在電路板上也往往具有良好的流動(dòng)。在原理圖上放置盡可能多的有用信息。將從事這項(xiàng)工作的設(shè)計(jì)師、技術(shù)人員和工程師將非常感激，包括我們;有時(shí)客戶要求我們幫助電路，因?yàn)樵O(shè)計(jì)師不再在那里。

除了常用的參考標(biāo)號(hào)、功耗和容差之外，原理圖上還有哪些信息？這里有一些建議，可以將普通原理圖變成超級(jí)原理圖！添加波形、有關(guān)外殼或外殼的機(jī)械信息、走線長度、禁止區(qū)域;指定哪些組件需要位于電路板頂部;包括調(diào)諧信息、元件值范圍、熱信息、受控阻抗線、注釋、電路操作說明...（這樣的例子不勝枚舉）。

不信任任何人

如果您沒有自己進(jìn)行布局，請(qǐng)務(wù)必留出充足的時(shí)間與布局人員一起進(jìn)行設(shè)計(jì)。此時(shí)，一盎司的預(yù)防比一磅的治療更有價(jià)值！不要指望布局人員能夠讀懂你的想法。在布局過程開始時(shí)，您的輸入和指導(dǎo)最為關(guān)鍵。您可以提供的信息越多，您在整個(gè)布局過程中參與的越多，電路板的效果就越好。為設(shè)計(jì)人員提供臨時(shí)完成點(diǎn) - 您希望在該點(diǎn)收到布局進(jìn)度的通知，以便快速查看。這種“閉環(huán)”可防止布局誤入歧途，并最大限度地減少電路板布局的返工。

您對(duì)設(shè)計(jì)人員的說明應(yīng)包括：電路功能的簡(jiǎn)要說明;顯示輸入和輸出位置的電路板草圖;電路板堆疊起來（即電路板的厚度、層數(shù)、信號(hào)層和平面的細(xì)節(jié)——電源、接地、模擬、數(shù)字和射頻）;哪些信號(hào)需要在每層上;關(guān)鍵部件需要放置的位置;旁路組件的確切位置;哪些痕跡是關(guān)鍵的;哪些線路需要是受控阻抗線路;哪些行需要具有匹配的長度;組件尺寸;哪些痕跡需要彼此遠(yuǎn)離（或靠近）;哪些電路需要彼此遠(yuǎn)離（或靠近）;哪些組件需要彼此靠近（或遠(yuǎn)離）;哪些組件位于電路板的頂部和底部。你永遠(yuǎn)不會(huì)因?yàn)榻o別人太多信息而得到抱怨——太少了，是的;太多了，沒有。

學(xué)習(xí)經(jīng)驗(yàn)：大約 10 年前，我設(shè)計(jì)了一種多層表面貼裝板，電路板兩側(cè)都有組件。該板被擰入帶有許多螺釘?shù)腻兘痄X外殼中（由于嚴(yán)格的振動(dòng)規(guī)格）。偏置饋通引腳戳穿電路板。引腳通過引線鍵合到PCB上。這是一個(gè)復(fù)雜的集會(huì)。板上的一些組件將是SAT（在測(cè)試中設(shè)置）。但我沒有指定這些組件應(yīng)該在哪里。你能猜出其中一些被放在哪里嗎？右！在板子的底部。生產(chǎn)工程師和技術(shù)人員在不得不拆開組件，設(shè)定值，然后重新組裝所有東西時(shí)，并不是很滿意。我沒有再犯那個(gè)錯(cuò)誤。

位置，位置，位置

與房地產(chǎn)一樣，位置就是一切。電路在電路板上的放置位置、各個(gè)電路元件的位置以及附近的其他電路都至關(guān)重要。

通常，輸入、輸出和電源位置是定義的，但它們之間發(fā)生的事情是“可供爭(zhēng)奪的”。這就是關(guān)注布局細(xì)節(jié)將產(chǎn)生顯著回報(bào)的地方。從關(guān)鍵元件的放置開始，包括單個(gè)電路和整個(gè)電路板。從一開始就指定關(guān)鍵元件位置和信號(hào)路由路徑有助于確保設(shè)計(jì)按預(yù)期方式工作。第一次就做對(duì)可以降低成本和壓力，并縮短周期時(shí)間。

電源旁路

繞過放大器電源端子上的電源以最大限度地降低噪聲是PCB設(shè)計(jì)過程的一個(gè)關(guān)鍵方面，無論是高速運(yùn)算放大器還是任何其他高速電路。旁路高速運(yùn)算放大器有兩種常用配置。

電源軌接地：這種技術(shù)在大多數(shù)情況下效果最好，它使用多個(gè)并聯(lián)電容，從運(yùn)算放大器的電源引腳直接接地。通常，兩個(gè)并聯(lián)電容器就足夠了，但某些電路可能會(huì)受益于額外的并聯(lián)電容器。

并聯(lián)不同的電容值有助于確保電源引腳在寬頻帶上看到低交流阻抗。這在運(yùn)算放大器電源抑制（PSR）滾降的頻率下尤其重要。電容有助于補(bǔ)償放大器不斷降低的PSR。在數(shù)十年的頻率下保持低阻抗接地路徑將有助于確保不需要的噪聲不會(huì)進(jìn)入運(yùn)算放大器。圖1顯示了多個(gè)并聯(lián)電容的優(yōu)點(diǎn)。在較低頻率下，較大的電容器提供低阻抗接地路徑。一旦這些電容器達(dá)到自諧振，電容質(zhì)量就會(huì)降低，電容器就會(huì)變成電感。這就是為什么使用多個(gè)電容器很重要的原因：當(dāng)一個(gè)電容器的頻率響應(yīng)滾落時(shí)，另一個(gè)電容器的頻率響應(yīng)變得顯著，從而在幾十年的頻率內(nèi)保持低交流阻抗。

圖1.電容阻抗與頻率的關(guān)系

直接從運(yùn)算放大器的電源引腳開始;具有最低值和最小物理尺寸的電容應(yīng)與運(yùn)算放大器放置在電路板的同一側(cè)，并盡可能靠近放大器。電容器的接地側(cè)應(yīng)以最小的引線或走線長度連接到接地層。這種接地連接應(yīng)盡可能靠近放大器的負(fù)載，以盡量減少電源軌和接地之間的干擾。圖 2 說明了此技術(shù)。

圖2.并聯(lián)電容軌對(duì)地旁路。

對(duì)于下一個(gè)更高值的電容器，應(yīng)重復(fù)此過程。一個(gè)好的起點(diǎn)是最小值為 0.01 μF，下一個(gè)電容器采用 2.2μF 或更大、低 ESR 的電解。0外殼尺寸中的01.0508 μF提供低串聯(lián)電感和出色的高頻性能。

軌到軌：另一種配置使用一個(gè)或多個(gè)旁路電容連接在運(yùn)算放大器的正電源軌和負(fù)電源軌之間。這種方法通常用于難以在電路中獲得所有四個(gè)電容器的情況。這種方法的缺點(diǎn)是電容器外殼尺寸會(huì)變大，因?yàn)殡娙萜鲀啥说碾妷菏菃坞娫磁月贩椒ǖ膬杀?。更高的電壓需要更高的擊穿額定值，這意味著外殼尺寸更大。但是，此選項(xiàng)可以改善PSR和失真性能。

由于每個(gè)電路和布局都不同;電容器的配置、數(shù)量和值由實(shí)際電路要求決定。

寄生效應(yīng)

寄生蟲是那些令人討厭的小精靈，它們會(huì)潛入您的 PCB（字面意思）并在您的電路中造成嚴(yán)重破壞。它們是滲透到高速電路中的隱藏雜散電容器和電感器。它們包括由封裝引線和過長的走線形成的電感器;焊盤對(duì)地、焊盤至電源層和焊盤至走線電容器;與過孔的互動(dòng)，以及更多的可能性。圖3（a）是同相運(yùn)算放大器的典型原理圖。但是，如果考慮寄生元件，則相同的電路如圖3（b）所示。

圖3.典型運(yùn)算放大器電路，設(shè)計(jì)（a）和寄生效應(yīng)（b）。

在高速電路中，對(duì)電路性能的影響不大。有時(shí)只需十分之幾皮法拉就足夠了。舉個(gè)例子：如果反相輸入端僅存在1 pF的額外雜散寄生電容，則在頻域中會(huì)導(dǎo)致近2 dB的峰值（圖4）。如果存在足夠的電容，則會(huì)導(dǎo)致不穩(wěn)定和振蕩。

圖4.寄生電容引起的額外峰值。

在尋找有問題的寄生效應(yīng)的來源時(shí)，計(jì)算這些小精靈大小的一些基本公式可以派上用場(chǎng)。公式1是平行板電容器的公式（見圖5）。

(1)

C是電容，A是板的面積，單位為cm2，k是板材料的相對(duì)介電常數(shù)，d是板之間的距離，單位為厘米。

圖5.兩塊板之間的電容。

帶狀電感是另一個(gè)需要考慮的寄生因素，這是由于走線長度過長和接地層不足造成的。公式2顯示了走線電感的公式。參見圖 6。

W 是跡線寬度，L 是跡線長度，H 是跡線的粗細(xì)。所有尺寸均以毫米為單位。

圖6.走線長度的電感。

圖7中的振蕩顯示了高速運(yùn)算放大器同相輸入端2.54 cm走線長度的影響。等效雜散電感為29 nH（納亨利），足以引起持續(xù)的低電平振蕩，這種振蕩在整個(gè)瞬態(tài)響應(yīng)期間持續(xù)存在。圖片還顯示了使用接地層如何減輕雜散電感的影響。

圖7.帶或不帶接地層的脈沖響應(yīng)。

過孔是寄生效應(yīng)的另一個(gè)來源;它們可以同時(shí)引入電感和電容。公式3是寄生電感的公式（見圖8）。

(3)

T 是板的厚度，d 是通孔的直徑，單位為厘米。

圖8.通過尺寸。

公式4顯示了如何計(jì)算過孔的寄生電容（見圖8）。

(4)

εr是板材料的相對(duì)磁導(dǎo)率。T是板的厚度。D1是通孔周圍焊盤的直徑。D2是地平面中間隙孔的直徑。所有尺寸均以厘米為單位。0.157 cm 厚的電路板中的單個(gè)過孔可增加 1.2 nH 的電感和 0.5 pF 的電容;這就是為什么在布置木板時(shí)，必須保持持續(xù)的警惕，以盡量減少寄生蟲的滲透！

接地層

這里要討論的內(nèi)容比這里要涵蓋的要多得多，但我們將重點(diǎn)介紹一些關(guān)鍵功能，并鼓勵(lì)讀者更詳細(xì)地探討該主題。本文末尾顯示了參考文獻(xiàn)列表。

接地層充當(dāng)公共基準(zhǔn)電壓，提供屏蔽，實(shí)現(xiàn)散熱，并降低雜散電感（但也會(huì)增加寄生電容）。雖然使用接地層有很多優(yōu)點(diǎn)，但在實(shí)現(xiàn)時(shí)必須小心，因?yàn)樗茏鍪裁春筒荒茏鍪裁炊加邢拗啤?/p>

理想情況下，PCB的一層應(yīng)專用于用作接地層。當(dāng)整個(gè)平面不間斷時(shí)，將出現(xiàn)最佳結(jié)果。抵制移除接地層區(qū)域以在此專用層上路由其他信號(hào)的誘惑。接地層通過消除導(dǎo)體和接地層之間的磁場(chǎng)來降低走線電感。當(dāng)接地層的區(qū)域被移除時(shí)，意外的寄生電感可能會(huì)引入接地層上方或下方的走線中。

由于接地層通常具有較大的表面和橫截面積，因此接地層中的電阻保持在最小值。在低頻下，電流將采用電阻最小的路徑，但在高頻下，電流將遵循阻抗最小的路徑。

然而，也有例外，有時(shí)接地層越少越好。如果將接地層從輸入和輸出焊盤下方移除，高速運(yùn)算放大器的性能會(huì)更好。輸入端接地層引入的雜散電容加到運(yùn)算放大器的輸入電容中，會(huì)降低相位裕量并可能導(dǎo)致不穩(wěn)定。如寄生效應(yīng)討論所示，運(yùn)算放大器輸入端的1 pF電容會(huì)導(dǎo)致顯著的峰值。輸出端的容性負(fù)載（包括雜散負(fù)載）在反饋環(huán)路中產(chǎn)生一個(gè)極點(diǎn)。這會(huì)降低相位裕量，并可能導(dǎo)致電路變得不穩(wěn)定。

模擬和數(shù)字電路，包括接地層和接地層，應(yīng)盡可能分開。快速上升沿產(chǎn)生在接地層中流動(dòng)的電流尖峰。這些快速電流尖峰會(huì)產(chǎn)生噪聲，從而破壞模擬性能。模擬和數(shù)字接地（和電源）應(yīng)連接在一個(gè)公共接地點(diǎn)，以盡量減少循環(huán)數(shù)字和模擬接地電流和噪聲。

在高頻下，必須考慮一種稱為趨膚效應(yīng)的現(xiàn)象。趨膚效應(yīng)導(dǎo)致電流在導(dǎo)體的外表面流動(dòng)，實(shí)際上使導(dǎo)體變窄，從而增加其直流值的電阻。雖然集膚效應(yīng)超出了本文的范圍，但銅的集膚深度（以厘米為單位）的良好近似值是

不太敏感的電鍍金屬有助于減少趨膚效應(yīng)。

包裝

運(yùn)算放大器通常采用多種封裝。所選擇的封裝會(huì)影響放大器的高頻性能。主要影響是寄生效應(yīng)（前面提到）和信號(hào)路由。在這里，我們將重點(diǎn)介紹放大器的輸入、輸出和電源路由。

圖9顯示了采用SOIC封裝（a）的運(yùn)算放大器與采用SOT-23封裝（b）的運(yùn)算放大器之間的布局差異。每種封裝類型都有其自身的一系列挑戰(zhàn)。專注于（a），仔細(xì)檢查反饋路徑表明有多種選擇來路由反饋。保持走線長度短至關(guān)重要。反饋中的寄生電感會(huì)導(dǎo)致振鈴和過沖。在圖9（a）和9（b）中，反饋路徑圍繞放大器布線。圖9（c）顯示了另一種方法——在SOIC封裝下布線反饋路徑——該方法最大限度地減少了反饋路徑長度。每個(gè)選項(xiàng)都有細(xì)微的區(qū)別。第一種選擇可能導(dǎo)致走線長度過長，串聯(lián)電感增加。第二種選擇使用過孔，這會(huì)引入寄生電容和電感。在布置電路板時(shí)，必須考慮這些寄生效應(yīng)的影響和影響。SOT-23布局幾乎是理想的：最小的反饋?zhàn)呔€長度和使用過孔;負(fù)載和旁路電容器以短路徑返回至同一接地連接;圖9（b）中未顯示的正軌電容位于電路板底部的負(fù)軌電容正下方。

圖9.運(yùn)算放大器電路的布局差異。（a） SOIC 封裝，（b） SOT-23 和 （c） SOIC，電路板下方有射頻。

低失真放大器引腳排列：ADI公司某些運(yùn)算放大器（例如AD8045）提供新型低失真引腳排列，有助于消除上述兩個(gè)問題;它還提高了另外兩個(gè)重要領(lǐng)域的性能。如圖10所示，LFCSP的低失真引腳排列采用傳統(tǒng)的運(yùn)算放大器引腳排列，逆時(shí)針旋轉(zhuǎn)一個(gè)引腳，并添加第二個(gè)輸出引腳作為專用反饋引腳。

圖 10.具有低失真引腳排列的運(yùn)算放大器。

低失真引腳排列允許輸出（專用反饋引腳）和反相輸入之間緊密連接，如圖11所示。這大大簡(jiǎn)化和精簡(jiǎn)了布局。

圖 11.低失真運(yùn)算放大器AD8045的PCB布局

另一個(gè)好處是減少了二次諧波失真。傳統(tǒng)運(yùn)算放大器引腳配置中二次諧波失真的一個(gè)原因是同相輸入和負(fù)電源引腳之間的耦合。LFCSP封裝的低失真引腳排列消除了這種耦合，大大降低了二次諧波失真;在某些情況下，降低可能高達(dá) 14 dB。圖12顯示了AD8099 SOIC和LFCSP封裝之間的失真性能差異。

這種封裝還有另一個(gè)優(yōu)勢(shì)——功耗。LFCSP提供了一個(gè)裸露的焊盤，可降低封裝的熱阻，并可以改善θ賈約40%。憑借其較低的熱阻，該設(shè)備運(yùn)行溫度更低，這意味著更高的可靠性

圖 12.AD8099失真比較—采用SOIC和LFCSP封裝的相同運(yùn)算放大器。

目前，ADI公司有三款高速運(yùn)算放大器采用新型低失真引腳排列：AD8045、AD8099和AD8000。

路由和屏蔽

電路板上存在各種各樣的模擬和數(shù)字信號(hào)，具有從直流到GHz的高低電壓和電流。防止信號(hào)相互干擾可能很困難。

回顧“不信任任何人”的建議，提前思考并制定如何在板上處理信號(hào)的計(jì)劃至關(guān)重要。重要的是要注意哪些信號(hào)是敏感的，并確定必須采取哪些步驟來保持其完整性。接地層為電信號(hào)提供公共參考點(diǎn)，也可用于屏蔽。當(dāng)需要信號(hào)隔離時(shí)，第一步應(yīng)該是提供信號(hào)走線之間的物理距離。以下是一些需要注意的良好做法：

最大限度地減少長并聯(lián)線路和同一電路板上信號(hào)走線的緊密接近將減少電感耦合。

盡量減少相鄰層上的長走線將防止電容耦合。

需要高隔離度的信號(hào)走線應(yīng)路由在單獨(dú)的層上，如果它們不能完全保持距離，則應(yīng)彼此正交運(yùn)行，中間有接地層。正交布線將最大限度地減少電容耦合，并且接地將形成電屏蔽。這種技術(shù)被用于形成受控阻抗線路。

高頻（RF）信號(hào)通常在受控阻抗線路上運(yùn)行。也就是說，走線保持特性阻抗，例如 50 歐姆（RF應(yīng)用中的典型值）。兩種常見的受控阻抗線，微帶和帶狀線都可以產(chǎn)生類似的結(jié)果，但實(shí)現(xiàn)方式不同。

微帶控制阻抗線如圖13所示，可以在電路板的任一側(cè)運(yùn)行;它使用緊靠其下方的接地層作為參考平面。

圖 13.微帶傳輸線。

公式6可用于計(jì)算FR4板的特性阻抗。

H是從接地層到信號(hào)走線的距離，W是走線寬度，T是走線厚度;所有尺寸均以密耳（英寸× 10 為單位-3).εr是PCB材料的介電常數(shù).

帶狀線控制阻抗線（見圖14）使用兩層接地層，信號(hào)走線夾在它們之間。這種方法使用更多的走線，需要更多的電路板層，對(duì)介電厚度變化敏感，成本更高，因此它通常僅用于要求苛刻的應(yīng)用。

圖 14.帶狀線控制阻抗線。

帶狀線的特性阻抗設(shè)計(jì)方程如公式7所示。

保護(hù)環(huán)或“保護(hù)”是與運(yùn)算放大器一起使用的另一種常見屏蔽類型;它用于防止雜散電流進(jìn)入敏感節(jié)點(diǎn)。原理很簡(jiǎn)單——用保護(hù)導(dǎo)體完全包圍敏感節(jié)點(diǎn)，該保護(hù)導(dǎo)體保持在或驅(qū)動(dòng)（在低阻抗下）與敏感節(jié)點(diǎn)相同的電位，從而將雜散電流從敏感節(jié)點(diǎn)吸收出去。圖15（a）顯示了反相和同相運(yùn)算放大器配置的保護(hù)環(huán)原理圖。圖15（b）顯示了SOT-23-5封裝的兩個(gè)保護(hù)環(huán)的典型實(shí)現(xiàn)方式。

圖 15.保護(hù)環(huán)。（a） 反相和同相操作。（b） SOT-23-5封裝。

屏蔽和路由還有許多其他選項(xiàng)。鼓勵(lì)讀者查看以下參考資料，以獲取有關(guān)此主題和上述其他主題的更多信息。

結(jié)論

智能電路板布局對(duì)于成功的運(yùn)算放大器電路設(shè)計(jì)非常重要，尤其是對(duì)于高速電路。一個(gè)好的原理圖是良好布局的基礎(chǔ);電路設(shè)計(jì)師和布局設(shè)計(jì)師之間的密切協(xié)調(diào)至關(guān)重要，尤其是在零件和布線的位置方面。需要考慮的主題包括電源旁路、最小化寄生效應(yīng)、接地層的使用、運(yùn)算放大器封裝的影響以及布線和屏蔽方法。

審核編輯：郭婷