“我們盯著后視鏡看現(xiàn)在，倒退著走向未來?！奔幽么髠鞑W者麥克盧漢的“后視鏡理論”，同樣適用于技術(shù)的演變和發(fā)展，強調(diào)未來從過去和現(xiàn)實中誕生。我們希望通過分享芯華章在研發(fā)與應(yīng)用實踐過程中的洞察、思考和判斷，與大家進行交流和碰撞，為行業(yè)與科技的前進貢獻一份綿薄之力。

今天的分享，是芯華章微信公眾號過去一段時間曾發(fā)布過的技術(shù)文章，也從不同角度展現(xiàn)了EDA的發(fā)展對整個數(shù)字化的影響——Chiplet、人工智能、數(shù)字孿生、系統(tǒng)級創(chuàng)新······

展望 2023，我們認為封閉與阻隔只會造成更大范圍的零和博弈，而開放和交流，特別是對技術(shù)創(chuàng)新的持續(xù)投入，仍然是克服短期障礙和實現(xiàn)長期機遇的關(guān)鍵。

半導體設(shè)計產(chǎn)業(yè)開始不僅是通過工藝的提升，而是更多考慮系統(tǒng)、架構(gòu)、軟硬件協(xié)同等，從系統(tǒng)來導向、從應(yīng)用來導向去驅(qū)動芯片設(shè)計，讓用戶得到更好的體驗。而這些也是EDA行業(yè)需要給半導體賦能的關(guān)鍵方向。本篇是筆者基于多年EDA及半導體行業(yè)從業(yè)經(jīng)驗，結(jié)合市場生態(tài)發(fā)展趨勢及需求，對EDA工具未來發(fā)展方向的10點觀察與展望。

過去的四十年里面，不斷發(fā)展的工藝和架構(gòu)設(shè)計共同推動著摩爾定律持續(xù)前進。但是現(xiàn)實趨勢來看，更高工藝、更多核、更大的芯片面積已經(jīng)不能帶來過去那種成本、性能、功耗的全面優(yōu)勢，也意味著我們進入了“后摩爾時代”。由此帶來的，芯片設(shè)計和EDA發(fā)展，也相應(yīng)地出現(xiàn)了新的技術(shù)發(fā)展趨勢。

??關(guān)于FPGA開發(fā)板和原型驗證系統(tǒng)這2種不同的數(shù)字設(shè)計驗證平臺的對比價值。

基于FPGA原型驗證系統(tǒng)平臺和Emulator硬件仿真平臺二者的設(shè)計目標和應(yīng)用場景差異，我們分別來介紹一下這兩種產(chǎn)品的關(guān)鍵點。

FPGA 原型系統(tǒng)已經(jīng)被廣泛應(yīng)用在數(shù)字驗證領(lǐng)域，但其實它并不是一個完全封閉的系統(tǒng)，而是集成了各種不同接口，與外界進行數(shù)據(jù)信號的交換和互通。那么到底有哪些接口呢？它們各自又有什么作用？

他山之石可以攻玉。綜合敏捷開發(fā)在其它行業(yè)的經(jīng)驗，并結(jié)合其在芯片開發(fā)流程中的歷史、現(xiàn)狀，芯華章初步提出敏捷驗證的主要發(fā)展目標，其核心是進行自動化和智能化的快速迭代，并提早進行系統(tǒng)級驗證，透過統(tǒng)一的數(shù)據(jù)庫和高效的調(diào)試分析，進行驗證與測試目標的高效收斂，從而發(fā)展出下一代EDA 2.0的核心驗證流程。

引領(lǐng)硬件仿真全面革新，芯華章樺捷HuaPro P2E創(chuàng)新雙模驗證系統(tǒng)解決大規(guī)模芯片驗證挑戰(zhàn)，實現(xiàn)原型驗證和硬件仿真的無縫集成，提升驗證效率。

在芯片功能驗證中，仿真波形一直是調(diào)試的重要手段。通過觀測分析波形，工程師可以推斷代碼是否正常運行，電路的功能是否正確，設(shè)計是否滿足預(yù)期。

我們將詳細介紹昭曉Fusion Debug多種強大的技術(shù)，包含提供快速源代碼解析、波形查看、設(shè)計原理圖探索和覆蓋率數(shù)據(jù)分析，并展示各項性能指標。

要擺脫目前車規(guī)芯片困境，包括對國外半導體廠商、EDA工具的依賴，國內(nèi)芯片人才短缺、設(shè)計理念落后等制約，就必須強調(diào)EDA理念、工具和方法學的變革。

審核編輯：湯梓紅