1.1 STM32L5 系列智能架構(gòu)

此架構(gòu)基于總線(xiàn)矩陣，允許多個(gè)主設(shè)備（Cortex-M33、DMA1/2 和 SDMMC1）訪(fǎng)問(wèn)多個(gè)從設(shè)備（如Flash 存儲(chǔ)器、SRAM1/2、OCTOSPI1 或 FSMC）。

下圖描述了 STM32L5 系列智能架構(gòu)。

由于將 8-Kb 的 ICACHE 接口引入其 C-AHB 總線(xiàn)，通過(guò)快速總線(xiàn)從內(nèi)部存儲(chǔ)器（Flash 存儲(chǔ)器、SRAM1 或SRAM2）或通過(guò)慢速總線(xiàn)從外部存儲(chǔ)器（OCTOSPI1 或 FSMC）提取代碼或數(shù)據(jù)時(shí)，Cortex-M33 的性能有所提升。

1.2 STM32U5 系列智能架構(gòu)

此架構(gòu)基于總線(xiàn)矩陣，允許多個(gè)主設(shè)備（Cortex-M33、GPDMA1、DMA2D 和SDMMC1/2）訪(fǎng)問(wèn)多個(gè)從設(shè)備（如 Flash 存儲(chǔ)器、SRAM1/2/3/4、BKPSRAM、OCTOSPI1/2 或 FSMC）。

下圖描述了 STM32U5 系列智能架構(gòu)。

其 C-AHB 總線(xiàn)引入了 8-Kb 的 ICACHE 接口，通過(guò)快速總線(xiàn)從內(nèi)部存儲(chǔ)器（Flash 存儲(chǔ)器、SRAM1、SRAM2 或SRAM3）或通過(guò)慢速總線(xiàn)從外部存儲(chǔ)器（OCTOSPI1、OCTOSPI2 或 FSMC）提取代碼或數(shù)據(jù)時(shí)，Cortex-M33 的性能有所提升。其 S-AHB 總線(xiàn)引入了 4-Kb 的 DCACHE 接口，提高了外部存儲(chǔ)器（OCTOSPI1、OCTOSPI2 或 FSMC）的數(shù)據(jù)流量。

1.2 ICACHE 框圖

ICACHE 框圖如下圖所示：

ICACHE 存儲(chǔ)器包括：

? 具有以下元素的 TAG 存儲(chǔ)器：

– 指示將哪些數(shù)據(jù)包含在緩存數(shù)據(jù)存儲(chǔ)器中的地址標(biāo)簽

– 有效位

? 數(shù)據(jù)存儲(chǔ)器，包含緩存的數(shù)據(jù)

1.4DCACHE 框圖

DCACHE 框圖如下圖所示。

DCACHE 存儲(chǔ)器包括：

? 具有以下元素的 TAG 存儲(chǔ)器：

– 指示將哪些數(shù)據(jù)包含在緩存數(shù)據(jù)存儲(chǔ)器中的地址標(biāo)簽

– 有效位 特權(quán)位

– dirty 位

? 數(shù)據(jù)存儲(chǔ)器，包含緩存的數(shù)據(jù)