本應(yīng)用筆記介紹如何為MAX9217/MAX9247串行器和MAX9218/MAX9248/MAX9250解串器準(zhǔn)備和使用評(píng)估板。

一般描述

MAX9217/MAX9218/MAX9247/MAX9248/MAX9250評(píng)估板（評(píng)估板）可供客戶評(píng)估。評(píng)估板由兩部分組成：右半部分包含一個(gè)單通道串行器元件（MAX9217或MAX9247），左半部分包含一個(gè)單通道解串器元件（MAX9218、MAX9248或MAX9250）。

評(píng)估板需要三個(gè)時(shí)鐘信號(hào)，可由同一電源供電。串行器使用兩個(gè)時(shí)鐘信號(hào)：PCLK 和 DE_IN，其中DE_IN通常除以 PCLK 的 16 或 32 倍。解串器部分需要一個(gè)REFCLK，它可以來(lái)自同一源頭，也可以由PCLK精度在2%以內(nèi)的獨(dú)立本地振蕩器提供。

準(zhǔn)備評(píng)估板的步驟

根據(jù)下面的配置表（表1-2）設(shè)置跳線，配置評(píng)估板（圖1和圖4）。

為評(píng)估板通電。一個(gè)3.3V直流單電源足以支撐評(píng)估板的每個(gè)部分;但是，如果需要對(duì)元件進(jìn)行特性分析，建議為每個(gè)元件的電源引腳提供單獨(dú)的電源（表 2）。

將PCLK、DE_IN和REFCLK時(shí)鐘信號(hào)連接到評(píng)估板，如步驟2所述（另見(jiàn)以下示例）。安捷倫? 8133A 脈沖發(fā)生器是從一個(gè)源提供所有三個(gè)時(shí)鐘信號(hào)的理想選擇。

將輸入數(shù)據(jù)應(yīng)用于串行器的輸入引腳（位于評(píng)估板的右半部分），并使用邏輯分析儀和萬(wàn)用表檢查解串器輸出引腳。如果串行器的輸入是視頻信號(hào)，則可以使用液晶顯示器（LCD），例如UNIGRAF的VTG-4116視頻測(cè)試模式。

應(yīng)特別注意串行器板上的跳線JP13。通過(guò)將該跳線連接到DVCC，JP17–JP21的接地引腳（10 x 2針座）連接到3.3V，固定數(shù)據(jù)模式可以施加到MAX9217/MAX9247串行器的數(shù)據(jù)輸入端。應(yīng)用外部數(shù)據(jù)模式時(shí)，此跳線應(yīng)接地。

通過(guò)MAX9217/MAX9247生成偽隨機(jī)位序列（PRBS）數(shù)據(jù)

MAX9217/MAX9247使用以下配置可以生成用于眼圖測(cè)量的PRBS數(shù)據(jù)：

將/PWRDWN引腳接地。

將MOD0和MOD1引腳（MAX9247，這些引腳稱為I.C.和PRE）連接至2.5V負(fù)直流電壓。通過(guò)將差分探頭連接到串行器板上JP2/JP3的引腳14和24（4引腳，單排接頭），可以觀察串行器眼圖。解串器眼圖位于解串器板的 JP2/JP3 引腳 5 和 6（4 引腳，單行接頭）上。

圖1.MAX9217評(píng)估板的電路原理圖

圖2.MAX9218評(píng)估板的電路原理圖

快速功能檢查

MAX9217/MAX9247/MAX9218/MAX9248/MAX9250評(píng)估板具有接頭，用于連接邏輯分析儀、圖形發(fā)生器或顯示器。模式發(fā)生器（可以是邏輯分析儀系統(tǒng)的一部分），例如 HP16500C 系統(tǒng)，生成應(yīng)用于串行器輸入的并行測(cè)試字。測(cè)試字被序列化并通過(guò)LVDS鏈路發(fā)送到解串器。然后，邏輯分析器讀取反序列化的測(cè)試字，并根據(jù)通過(guò)序列化程序和反序列化程序發(fā)送的引用或測(cè)試字檢查錯(cuò)誤。評(píng)估板也可以連接到圖形發(fā)生器和LCD，用于串行鏈路的可視化測(cè)試。

串行鏈路的基本功能可以在沒(méi)有邏輯分析儀、圖形發(fā)生器或顯示器的情況下進(jìn)行檢查。為了快速檢查設(shè)置，串行器輸入邏輯電平可以用跳線設(shè)置，相應(yīng)的位/電壓可以用解串器輸出端的電壓表讀取。如需配置評(píng)估板以進(jìn)行快速功能檢查，請(qǐng)參考MAX9217/MAX9218評(píng)估板原理圖，了解相關(guān)跳線和元件的名稱和位置。請(qǐng)注意，當(dāng)在跳線對(duì)上安裝分流器時(shí)，芯片引腳被拉到邏輯高電平。如果任何跳線對(duì)上均未安裝分流器，則芯片引腳被拉低。

配置跳線，以便快速檢查評(píng)估板的功能（表1）。

將電源連接至評(píng)估板（表2）。

連接所有時(shí)鐘和控制信號(hào)（表3）。

完成步驟1-3后，可以在MAX9218/MAX9248/MAX9250解串器的輸出端觀察到以下信號(hào)（表4）。

MAX9217/MAX9247 RGB_IN和CNTL_IN輸入具有內(nèi)部下拉電阻。當(dāng)輸入保持打開狀態(tài)時(shí)，串行器會(huì)自動(dòng)讀取邏輯低電平。將一些輸入連接到 JP3、JP3、JP11 和 JP12 接頭上的 13.14V。這可以通過(guò)將 JP13 設(shè)置為 DVCC 位置并在這些 2 x 10 接頭的相對(duì)引腳之間使用分流器來(lái)完成。MAX9218/MAX9248/MAX9250解串器上的相應(yīng)輸出應(yīng)變?yōu)楦唠娖健＠?，如果RGB_IN0（JP14引腳1）連接到3.3V，則RGB_OUT0（JP7引腳27）應(yīng)變?yōu)楦唠娖健?/p>

使用示波器在MAX9217/MAX9247串行器輸出（JP17/JP18）或MAX9218/MAX9248/MAX9250解串器輸入（JP4/JP6）的LVDS信號(hào)線上連接差分FET探頭來(lái)查看串行信號(hào)。

筆記

RNG0和RNG1在MAX9217/MAX9247和MAX9218/MAX9248/MAX9250上具有內(nèi)部下拉電阻。為了激活邏輯低電平，這些引腳可以保持浮動(dòng)狀態(tài)。

DE_IN必須切換MAX9217/MAX9218芯片組才能正常工作。通常，圖形控制器的數(shù)據(jù)使能引腳（ENAB）連接到MAX9217/MAX9247上的DE_IN，并從MAX9218/MAX9248/MAX9250的DE_OUT中恢復(fù)。DE_IN必須至少每 4，194，304 個(gè)PCLK_IN周期過(guò)渡一次。

時(shí)鐘輸入具有用于接地的 50Ω 端接電阻的焊盤。評(píng)估板出廠時(shí)不帶這些電阻——未安裝。干凈轉(zhuǎn)換在 PCLK、DE_IN 和 REF 輸入上尤為重要。如果需要，安裝50Ω輸入端接電阻以減少反射。使用容差為 1% 或更好的電阻器，使輸入緊密匹配。

鏈路操作不需要串聯(lián)耦合電容（Rx側(cè)為C28/C29，Tx側(cè)為C55/C58）。對(duì)于直接耦合操作，用一個(gè)零歐姆電阻器短接串聯(lián)電容焊盤。評(píng)估板出廠時(shí)安裝0.1μF串聯(lián)電容。

對(duì)于LVDS信號(hào)的端接，請(qǐng)使用100Ω差分（R3）端接或100Ω等效網(wǎng)絡(luò)（R1/R2/R5/R4）。不要同時(shí)使用兩者。安裝兩個(gè)端接會(huì)產(chǎn)生較大的反射（見(jiàn)圖 3）。

MAX20原理圖所示的電阻R46-R9217僅用于內(nèi)部IC特性，未填充在評(píng)估板上。

MAX1所示的電容C15-C27和C41-C9218僅用于內(nèi)部IC特性，未填充在評(píng)估板上。同樣，評(píng)估板上未安裝電阻R1-R3、R6-R7、R10和R11。

圖3.LVDS 端接選項(xiàng)。僅使用上述終止選項(xiàng)之一;安裝兩個(gè)端接會(huì)產(chǎn)生較大的反射。

圖形 控制器 輸出		MAX9217輸入		MAX9218輸出		液晶輸入
R0		RGB_IN0		RGB_OUT0		R0
R1		RGB_IN1		RGB_OUT1		R1
R2		RGB_IN2		RGB_OUT2		R2
R3		RGB_IN3		RGB_OUT3		R3
R4		RGB_IN4		RGB_OUT4		R4
R5		RGB_IN5		RGB_OUT5		R5
G0		RGB_IN6		RGB_OUT6		G0
G1		RGB_IN7		RGB_OUT7		G1
G2		RGB_IN8		RGB_OUT8		G2
G3		RGB_IN9		RGB_OUT9		G3
G4		RGB_IN10		RGB_OUT10		G4
G5		RGB_IN11		RGB_OUT11		G5
B0		RGB_IN12		RGB_OUT12		B0
B1		RGB_IN13		RGB_OUT13		B1
B2		RGB_IN14		RGB_OUT14		B2
B3		RGB_IN15		RGB_OUT15		B3
B4		RGB_IN16		RGB_OUT16		B4
B5		RGB_IN17		RGB_OUT17		B5
同步		CNTL_IN0		CNTL_OUT0		同步
垂直同步		CNTL_IN1		CNTL_OUT1		垂直同步
未分配		CNTL_IN2		CNTL_OUT2		未分配
未分配		CNTL_IN3		CNTL_OUT3		未分配
未分配		CNTL_IN4		CNTL_OUT4		未分配
未分配		CNTL_IN5		CNTL_OUT5		未分配
未分配		CNTL_IN6		CNTL_OUT6		未分配
未分配		CNTL_IN7		CNTL_OUT7		未分配
未分配		CNTL_IN8		CNTL_OUT8		未分配
顯示啟用		DE_IN		DE_OUT		顯示啟用

審核編輯：郭婷